Single value range only allowed in SystemVerilog

reg [7:0]  ram[16];  在 verilog 中是不允许的，只在 SystemVerilog 中允许。

：）