• 基于FPGA的音频信号的FIR滤波(Matlab+Modelsim验证)


    1 设计内容

            本设计是基于FPGA的音频信号FIR低通滤波,根据要求,采用Matlab对WAV音频文件进行读取和添加噪声信号、FFT分析、FIR滤波处理,并分析滤波的效果。通过Matlab的分析验证滤波效果后,将叠加噪声信号的音频信号输出到txt文件里。然后使用Matlab语言编写滤波器模块和测试模块,通过Modelsim软件读取txt文件的数据,将数据送入滤波模块,最后将滤波的结果输出到txt文件里,最后用Matlab将处理的结果从txt文件读出、显示、FFT分析用Verilog设计的FIR滤波器的处理效果。

     

    2 设计原理

    2.1 语音信号概述

           语言是人类创造的,是人类区别于其他地球生命的本质特征之一。人类用语言交流的过程可以看成是一个复杂的通信过程,为了获取便于分析和处理的语音信源,必须将在空气中传播的声波转变为包含语音信息并且记载着声波物理性质的模拟(或数字)电信号,即语音信号,因此语音信号就成为语音的表现形式或载体。

           语音学和数字信号处理的交叉结合便形成了语音信号处理。语音信号处理是建立在语音学和数字信号处理基础之上的,对语音信号模型进行分析、存储、传输、识别和合成等方面的一门综合性学科。

           本设计中,从WAV音频文件用Matlab读取音频信号进行分析、处理。

    2.2 数字滤波器原理

           若滤波器的输入、输出都是离散时间信号,那么该滤波器的单位冲激响应h(n)也必然是离散的,这种滤波器称为数字滤波器(DF)。数字滤波器实质上是一种运算过程——用来描述离散系统输入与输出关系的差分方程的计算或卷积计算。数字滤波器的实质是用一有限精度算法实现的离散时间线性时不变系统,以完成对信号进行滤波处理的过程。它是数字信号处理的一个重要分支,具有稳定性好、精度高、灵活性强、体积小、质量轻等诸多优点。

          根据单位冲激响应h(n)的时间特性分类

    (1) 无限冲激响应(IIR)数字滤波器

    (2) 有限冲激响应(FIR)数字滤波器

          本设计中选择FIR低通滤波器对音频信号进行滤波处理。

          FIR滤波器响应(简称FIR)系统的单位脉冲响应h(n)为有限长序列,系统函数H(z)在有限z平面上不存在极点,其运算结构中不存在反馈支路,即没有环路。如果h(n)的长度为N,则它的系统函数和差分方程一般具有如下形式:

    clip_image002

    clip_image004

          FIR滤波器的结果主要有:直接型、级联型、线性相位型。

          设计中采用线性相位型,FIR滤波器最主要的特性就是它可以具备线性相位的特性。所谓线性相位特性,是指滤波器对不同频率的正弦波所产生的相移和正弦波的频率成直线关系。因此,在滤波器通带内的信号通过滤波器后,除了由相移特性的斜率决定的延时外,可以不失真地保留通带内的全部信号。这一点很重要,在很多的应用场合都有所需求。

          当系统的单位抽样响应h(n)满足下列对称条件时,即

    偶对称条件:h(n)=h(N-1-n)0<n<N-1

    奇对称条件:h(n)=-h(N-1-n)0<n<N-1

          系统的相頻特性是线性的。其对称中心为(N-1)/2。采用线性相位型可以比直接型少用(N-1)/2个乘法器。下图为N为偶数和奇数的情形,a图为N=7, b图为N=6。

    clip_image006

    图 1 N为偶数和奇数的FIR滤波器结构

    3. 设计思路

          本设计主要分为两个部分,一个是Matlab的设计验证和音频信号提取,另一个为Modelsim平台上基于Verilog的FIR滤波器的设计和testbench的编写。

          Matlab的设计验证和音频信号提取:在MATLAB中,[y,fs,bits]=wavread('Blip',[N1 N2]);用于读取语音,采样值放在向量y中,fs表示采样频率(Hz),bits表示采样位数。[N1 N2]表示读取的值从N1点到N2点的值。采用此函数对WAV音频信号进行读取,然后对该信号进行FFT分析,再在原始的音频信号上叠加一个6K的正弦波信号,并进行FFT分析。

          此过程中需要对叠加了噪声信号的音频信号写入TXT文件作为Modelsim平台的信号源,同时将FIR的抽头参数进行提取,用于Verilog编写FIR滤波器。

          在Modelsim平台上,采用Verilog编写线性相位型的FIR滤波器,然后编写testbench代码,testbench的主要功能是提供时钟、复位、信号源,同时将FIR模块的处理结果读出并写入到TXT文件中。

          最后将Modelsim处理的结果用Matlab进行分析,并与Matlab处理的结果进行对比。

    具体流程如下图:

    QQ截图20160229195049

    图 2 本设计的流程

    4. 设计过程

    4.1 Matlab平台

    4.1.1 Matlab读取音频文件

         在MATLAB中,[y,fs,bits]=wavread('Blip',[N1 N2]);用于读取语音,采样值放在向量y中,fs表示采样频率(Hz),bits表示采样位数。[N1 N2]表示读取的值从N1点到N2点的值。

         采样频率为100K,读取点数为4096个信号。

    clip_image010

    4.1.2 叠加噪声信号

          叠加一个频率为6K,点数为4096,幅值为0.003的正弦波,并对叠加前后的信号进行FFT分析。

    clip_image012

          由于读取出来的音频信号幅值很小,由于FPGA处理整数比较方便,所以需要将叠加的噪声的音频信号进行放大,然后将负数转为正整数,最后写入到TXT文件中。

    clip_image014

    写入的TXT文件如下:

    clip_image016

    图 3 音频信号的TXT文件

           同时,为了将此信号源作为FPGA内部的信号源,还需要将信号数据写入到MIF文件中,然后调用一个ROM模块,存放此数据。在Matlab中将语音信号数据写入MIF文件的代码如下:

    clip_image018

    产生的MIF文件数据如下:

    clip_image020

    图 4 MIF文件

    4.1.3 FIR滤波

           本设计中采用的FIR滤波器为8阶,采样频率为100K,截至频率为6K。

           在Matlab中采用fir1函数提取抽头系统,然后将抽头系数和带噪声的音频信号进行卷积,然后对FIR处理的结果进行FFT分析。

    clip_image022

    提取抽头系数,系数如下:

    clip_image024

          由于提取的系数为浮点数,所以需要对系数进行移位变换,作为整数用于FPGA设计的FIR滤波器中,然后最后再将处理的结果进行反向移位变换,得取正确的结果。

    转换后的系数如下:

    clip_image026

    4.1.4 分析滤波效果

          将叠加噪声前后、FIR处理后的信号进行FFT分析,并显示出来进行对比:

    clip_image028

    4.1

    4.2 Modelsim与QuartusII平台

    4.2.1 FIR模块的编写

           本设计中FIR模块主要分为信号源模块和FIR滤波器模块,信号源模块采用ROM存储带有噪声信号的语音信号,存储的位宽为8bit,深度为4096。由于采用Altera的FPGA中内嵌有一定数量的M4K块,所以可以直接调用这些模块用于存储信号。

    ROM模块中MIF文件存储的信号数据如下:

    clip_image030

    图 5 ROM模块中的数据

          采用线性相位型结构的FIR滤波器进行设计,由此可以将乘法器的个数减少一半,本设计中采用4个乘法器,由于FPGA中内嵌了一定数量的硬件乘法器,由此可以直接调用这些乘法器将抽头参数和信号数据进行乘法运算,以减少逻辑单元的调用和减少一定的延迟。

    clip_image032

          抽头参数分别为19、65、170、256,是通过将Matlab输出的参数左移10位得到的。

    滤波器的结构如下:

    clip_image034

    由于抽头系数左移了10位,所以在得到最终处理结果后,需要将结果右移10位,如下所示:

    clip_image036

    FIR模块顶层设计如下:

    clip_image038

    4.2.2 Testbench编写

          Testbench的主要的功能是读取TXT文件中的信号数据,作为FIR滤波模块的信号源,同时将为FIR滤波模块提供时钟和复位信号,最后将FIR滤波模块处理后数据写入到TXT文件中。

    clip_image040

    clip_image042

    5 分析验证

    5.1 QUARTUS II设计

    在设计完成各个模块和顶层封装之后,通过编译综合。

    clip_image044

    图 6 综合结果

    整体设计的RTL视图如下:

    clip_image046

    图 7 RTL视图

    其中,clk信号为100K,同时也是FIR模块的采样信号。

    5.2 Modelsim仿真结果分析

          Modelsim仿真结果如下,其中data_in为从txt文件读入的叠加了噪声的语音信号,fir_data为经过FIR滤波处理后输出的信号,由于截至频率为6K,从中可以看出,大部分的噪声信号已被滤除,为了更好的分析处理的结果,将FIR处理的结果写入到TXT文件中,然后用Matlab进行FFT分析。

    clip_image048

    图 8 Modelsim仿真波形

    FIR处理输出的结果如下:

    clip_image050

    图 9 Modelsim仿真结果数据输出

    5.3 Matlab设计分析验证

           采用Matlab将原始语音信号、叠加噪声的语音信号、FIR滤波后的信号分别显示如下,从下图可以看出,采用8阶的FIR滤波器可以较好的将噪声信号滤除掉。

    clip_image052

    图 10 时域图对比

             为了更好的地分析信号的频谱,原始语音信号、叠加噪声的语音信号、FIR滤波后的信号的頻谱如下,对比可以更加确定地得出,通过FIR滤波,6K以上的信号基本被滤除掉了,由于10K的噪声信号的频率功能相对较大,FIR滤波器的阶数比较少,10K的噪声信号还是未能完全滤除,不过这个可以通过增加阶数将其完全滤除。

    clip_image054

    图 11 频谱对比

           通过Matlab将Modelsim仿真结果的数据读出,并将处理后的语音信号进行显示,并与原始语音信号对比。

    clip_image056

    图 12 原始语音、Modelsim仿真的语音信号对比

            将原始语音信号、采用Matlab进行 FIR滤波后的信号、Modelsim仿真处理后的语音信号进行FFT分析、对比,结果如下:

    clip_image058

    图 13 叠加噪声的信号与Modelsim仿真后信号频谱对比

    clip_image060

    图 14 Matlab滤波效果与Modelsim仿真效果对比

           通过以上的分析、验证,采用Verilog设计的FIR滤波器能够实现预定的功能,能过将6K以上的噪声信号基本滤除掉,由于10K的噪声信号幅值较大,所以要完全滤波可以通过增加FIR滤波器的阶数。

    大西瓜FPGA-->https://daxiguafpga.taobao.com

    博客资料、代码、图片、文字等属大西瓜FPGA所有,切勿用于商业! 若引用资料、代码、图片、文字等等请注明出处,谢谢!

    每日推送不同科技解读,原创深耕解读当下科技,敬请关注“科乎”。

  • 相关阅读:
    Windows Azure 基本操作手册
    如何通过Visual Studio发布Azure应用程序
    Windows Azure的故障检测和重试逻辑
    如何在Azure上动态配置IP地址
    vue2.0像子组件传递新数据(插槽)
    iview admin 动态加载左侧菜单栏?
    iViewadmin数据请求跨域处理
    angular4的多环境(测试环境与开发环境,生产环境)
    页面编译,及部署
    resolve守卫
  • 原文地址:https://www.cnblogs.com/logic3/p/5228764.html
Copyright © 2020-2023  润新知