在7天之内把《VerilogHDL那些事》三部曲过一遍。。
再用10天的时间来完成软件设计。。
还有3天用来与硬件结合进行调试，以及代码优化。。
2015.12.4
事实证明，根本没有我想的这么简单，跑步之前要先学会走路的啊。。。。
今天从老师那里借来板子开始学走路~
趁着还有几天的时间，换方案了，做VGA的显示实验~
在7天之内把《VerilogHDL那些事》三部曲过一遍。。
再用10天的时间来完成软件设计。。
还有3天用来与硬件结合进行调试，以及代码优化。。
2015.12.4
事实证明，根本没有我想的这么简单，跑步之前要先学会走路的啊。。。。
今天从老师那里借来板子开始学走路~
趁着还有几天的时间，换方案了，做VGA的显示实验~