verilog 初值:
-
FPGA内的寄存器,如果不赋初值,知默认为0;
-
但是在仿真软件中(如modelsim),寄存器如果不赋初值,默认为不定态(x),仿真是无法进行的,count+1仍然为道x,你就会看到count一直是红色的,没有结果;
-
之所以实现流水灯没有问题,是因为你下载到FPGA内部了,count被默认为32'b0,如果程序专要下载到FPGA中,而且你希望count的初值是0的时候,是可以不赋初值的,FPGA上电后,寄存器默认为0;
- verilog 初值,可以用initial语句,该语句赋值是可以综合的,也可以用这种格式:reg real_delay_flag=0;
verilog 大括号{}作用:
1、{ }表示拼接,{第一位,第二位...};
2、{{ }}表示复制,{4{a}}等同于{a,a,a,a};
所以{13{1‘b1}}就表示将13个1拼接起来,即13'b1111111111111。