最近加入了黑金论坛，发现里面的《verilog 那些事》真心写的不错，刚好自己想深入学习一下，就按照这个教程一步一步走吧
以前上过FPGA的一些相关课程，所以这里就不记录基础性的知识了（语法等），直接开始做一些小实验
现在的大致想法是，先利用手里有的资源（以前买过一块特权童鞋的BJ-EPM208套件），巩固下自己建模的基础（用黑金大大的话说就是：低级建模~~）
然后再进行时序方面的学习（其实想具体接触下时序分析这块，不过一直没下定决心学）
总之，一步一步学习下去，希望自己能真正领会！！！
fighting!!!