在Verilog中,标识符是大小写敏感的(参考之前大小写topic),标识符的长度一般不要太长,尽量遵守相关的编码规范,达到名副其实即可.通常标识符一般分为以下两种:
简单标识符（simple identifier）；
转义标识符（escaped identifier）；
1.简单标识符
在Verilog中简单标识符一般由字母、数字、下划线和$组成，第一个字符不能是数字或者$，但可以是字母或者下划线，并且不能与Verilog中的关键字相同（建议与其他硬件设计验证语言中的关键字也进行区别）。
【示例】
data_out; // ok
_data_in; // ok
$msg; // error
1_bit; // error
2.转义标识符
在Verilog中转义标识符以反斜线（）开头，以空白（空白包括空格、tab、换行等）结束；
更多资讯，请关注个人公众号：芯光灿烂
