• 【原创】Quartus II 简单设计流程


          Quartus II设计工具支持多种设计输入模型,现通过使用原理图输入设计一个1位半加器,介绍基于Quartus II软件进行原理图设计的基本流程。
    1.1建立Quartus II 工程
          在进行设计前,一般先建立工作目录,在此设建立的工作目录为E:My_designadd.
    建立工作目录的具体流程如下:
    (1).启动Quartus II 9.1软件,出现如下图1所示界面:
     image
                                               图1  Quartus II 9.1的界面
    (2).点击菜单项Fi l e->New Project Wi zard帮助建立工程,如下图2所示:
     image
                  图2    New Proje ct Wiza rd 初始界面                    图3   输入设计工程信息
    (3).输入工程工作路径、工程文件名、顶层实体名,如上图3所示。默认顶层实体名与工
    程文件名相同,这里输入的顶层实体名必须要与之后的设计文件的顶层实体名相同,否则
    出错!输入完成后,点击Next。
    (4).添加设计文件。如下图4所示,此处还不需添加设计文件,点击Nex t跳过。
     image                       
                                        图4 添加设计文件  
      (5)选择所用器件:在Famil y菜单中选择Cyclone  II,Pa ckage选FBGA,Pin Count选择896,Speed grade选择6,确认Available de vi ces 中选择EP2C70F896C6,如下图5:
     image
                                                       图5    选择器件
    (6).选择器件完后点击Next,可以设置ED A工具,如下图6,None表示本次使用
    Quartus II自带的工具,所以点击Next继续。
     
    image                                         
                    图6   设置EDA工具                         图7   新建工程总结
    (7).查看新建工程总结,如上图7,确认后点击Fi nish完成新建工程。
    (8).指定编译结果输出路径。此次的设置是为了使工程文件的布局更合理,具体设置为:
    点击菜单项Assi gnments->setti ngs,选择Co mpi lati on Process Setti ngs,勾中Save project
    output fi l es i n speci fi ed directory,输入路径为. el ease,如下图8所示:
     image
                         图8   指定单独的编译结果输出目录
    1.2  半加器原理图输入完成硬件设计
    (1).输入源文件。选择菜单Fi l e->New,在弹出的对话框里选择Bl ock Diagram/Schemati c Fil e,
    然后点击OK,即出现原理图编辑界面,如下图9所示:
    image 
                                              图9   原理图编辑界面
    在原理图编辑界面双击空白处,出现如下图10所示的输入元件对话框,然后在其
    Name栏中直接依次输入元件名字,依次调入与门、异或门、输入引脚、输出引脚,然后
    修改两个输入引脚名分别为a和b,两个输出引脚名分别为cou t和sout,接着按照半加器的
    功能进行连线,构成半加器的原理图,如下图11所示,点击Fi l e->Save,直接按默认的名
    字保存在当前工作目录下。
     image
                                                    图10       输入元件对话框
     image
                                                       图11     半加器原理图
     
    1.3编译
    (1).编译前设置:点击Assi gnments->setti ngs,在弹出的对话框左边点击D evi ce,如下图12,
    由于器件已在新建工程中设置,故直接点击D evi ce and Pi n Opti ons进行设置,如图13所示:
     image
                                               图12           se ttings设置界面
     image
    图13  De vi ce a nd Pin Options设置界面
    在上图13中的Confi gurati on界面中的Confi gurati on scheme,选择Passi ve Seri al为器件的配
    置方式,点击上图13的Programmi ng Fil es选项,选择*.h exou t的配置文件格式,如图14:
     image
                                          图14   选择配置文件格式
    继续点击Unused Pi ns页面,可设置器件闲置引脚的状态,此次设为As i nput tri-stated,
    如下图15所示:
    image 
                                  图15  引脚状态设置
    在Setti ngs界面的Compi l ati on Process项中,选择Use Smart compi l ati on进行编译模式设
    置,可以使每次重复编译运行更快,如下图16:
     image
                                          图16   选择编译模式
    (2).编译:点击菜单项Processing->s ta rt compilation,启动全编译过程,编译结果如下图17所示:
     image
    图17   全编译结果显示
    1.4适配结果查看
    全编译之后,打开Processi ng菜单中的Co mpi lati on Report,选择Fi tter文件夹,可查看
    详细的适配信息,如下图18:
     image
                                      图18 在Compilation Re port中查看适配信息  
     
    1.5仿真
      (1)点击File->New->vector waveform file,如下图22,点击OK,生成波形编辑窗口,
    如图23所示:
                  image                                                    
    图22 创建波形文件                                              图23 波形编辑窗口
    (2)输入信号节点:在空波形文件N ame一栏双击,出现Insert node or bus 后,点击
    Node finder,出现如下图24,点击L ist,找到所要节点,然后点击>>,点击Ok,就可以
    添加节点到波形编辑窗口了。
     image
                                                 图24      Node Finder 
    (3)编辑输入信号波形:可通过选中波形并配合波形赋值快捷键进行,结果下图25所示:
     image
                                                         图25   编辑输入波形结果  
    (4)保存上图25所示的波形图后,便可进行仿真,首先设置仿真模式,先进行功能仿真:
    在Assignment->settings,选中Simulator S ettings,在Simulation mode中选择
    Functional,如下图26:
     image
    图26   功能仿真前设置
    点击Processing->Generate functional simulation netlist,产生功能仿真所需的网表,
    完成后就可以点击Processing->start simulation启动功能仿真,结果如下图27:
     image
                                                          图27   功能仿真结果
    (5)时序仿真:在如图26所示的settings界面把simulation mode 改为Timing,然后点
    击Proc essing->start simulation启动时序仿真,结果如下图28:
     image
    图28     时序仿真结果
    1.6在DE2-70平台上实验半加器
    (1)为DE2-70运行半加器配置引脚:点击Assignments->Pins进行手动输入引脚,如下
    图29所示:
     image
                                                                 图29   引脚配置
    (2)再进行一次全编译,然后将设计下载到DE2-70平台:点击Tools->programmer进
    行设置,如下图30所示:
     image
    图30   下载设计 
    (3)下载完后,利用DE2-70进行调试,发现设计的半加器获得成功,至此,走完了此次的全部流程。 

  • 相关阅读:
    ZOJ 2158 Truck History
    Knight Moves (zoj 1091 poj2243)BFS
    poj 1270 Following Orders
    poj 2935 Basic Wall Maze (BFS)
    Holedox Moving (zoj 1361 poj 1324)bfs
    ZOJ 1083 Frame Stacking
    zoj 2193 Window Pains
    hdu1412{A} + {B}
    hdu2031进制转换
    openjudge最长单词
  • 原文地址:https://www.cnblogs.com/socquan/p/3279128.html
Copyright © 2020-2023  润新知