MakeFile 使用

Makefile中的%标记和系统通配符*的区别在于，*是应用在系统中的，%是应用在这个Makefile文件中的。

（本文的测试环境是Windows7下使用MinGW提供的make.exe）

例如，如果你想编译一个文件夹下的所有.c文件，你可能会这样写：

1 %.o:%.c
2     gcc -o $@ $<

但是如果整个文件只有这两行的话，就会出现这样的错误：

Make： *** target not found. stop.

 

---

 

要知道原因，我们先来看看另一个makefile的运行过程，例如有Makefile如下：

 1 test1.o:test1.c
 2 
 3     gcc -o test1.o test1.c
 4 
 5  
 6 test2.o:test2.c
 7 
 8     gcc -o test2.o test2.c
 9 
10  
11 all：test1.o test2.o

如果没有指定输出项目的时候Make会自动找到makefile中第一个目标中没有通配符的目标进行构造，所以步骤是：

1. 构造all，发现需要test1.o和test2.o
2. 这个时候他就会在Makefile文件中找到目标能匹配test1.o和test2.o的规则。
3. 找到test1.o的规则并且知道test1.c存在，运行下面的命令。
4. 同步骤三构造出test2.o
5. 现在构造all的源文件已经齐全，构建all

 

其中最重要的是第2步。

Makefile的通配符是在带着目的（如“寻找test1.o”）的时候才会把他要寻找的目标套用通配符%中。

 

所以通配符%的意思是：

•  我要找test1.o的构造规则，看看Makefile中那个规则符合。
•  然后找到了%.o:%.c，
•  来套一下来套一下：
•  %.o 和我要找的 test1.o 匹配
• 套上了，得到%=test1。
• 所以在后面的%.c就表示test1.c了。
• OK进行构造

 

而通配符*的意思是：

• 我不知道目标的名字，系统该目录下中所有后缀为.c的文件都是我要找的。
• 然后遍历目录的文件，看是否匹配。找出所有匹配的项目。

 

所以虽然连个符号的意思有点沾边，但是他们的工作方式时完全不一样。

 

---

 

现在知道了为什么文件中只有

1 %.o:%.c
2     gcc -o $@ $<

会找不到目标了吧。因为没有-f参数时Make会自动找到makefile中第一个目标中没有通配符的目标进行构造，所以就等于找不到目标了。它的意思并不会自动把文件中所有的文件都编译。

 

所以正确的代码应该是：

1 all:$(subst .c,.o,$(wildcard *.c))
2 
3 %.o:%.c
4     gcc -o $@ $<

这才是把目录下所有文件都编译的命令。

 

下面是几个特舒符号的意思：

 

$@：目标的名字

$^：构造所需文件列表所有所有文件的名字

$<：构造所需文件列表的第一个文件的名字

$?：构造所需文件列表中更新过的文件

 

例如：

1 test1.o:test1.c
2     gcc -o $@ $<

$@：就是test1.o

$<：就是test1.c

1 test1.o:test1.c head.c
2     gcc -o $@ $^

$^：就是test1.c head.c

 

$(subst 要被替换的字符串,用来替换的字符串,被处理的字符串)：

用“用来替换的字符串”替换“被处理的字符串”中的“要被替换的字符串”

所以：

$(subst .c,.o,test1.c test2.c)

就会得到test1.o test2.o

 

$(wildcard 寻找的文件)：

在系统中寻找文件

例如：

$(wildcard *.c)

就等于找到系统中所有后缀为.c的文件，返回成以空格隔开的一整行字符

例如：test1.c test2.c test3.c 这样

 

$(basename 文件名)：

取得文件的名字（去掉后缀的意思）

例如：

$(basename test1.c)

就会取得test1

 

$(addprefix 前缀名，字符串1 字符串2 ...)

给字符串组添加前缀

$(addprefix fixstring,string1 string2 ...)

 

 

$(addsuffix 后缀名，字符串1 字符串2 ...)

给字符串组添加后缀

$(addsuffix suffixstring,string1 string2 ...)

 

 

foreach 函数和别的函数非常的不一样。因为这个函数是用来做循环用的，Makefile中的foreach函数几乎是仿照于Unix标准Shell （/bin/sh）中的for语句，或是C-Shell（/bin/csh）中的foreach语句而构建的。它的语法是：

   $(foreach <var>,<list>,<text>)

这个函数的意思是，把参数<list>;中的单词逐一取出放到参数<var>;所指定的变量中，然后再执行< text>;所包含的表达式。每一次<text>;会返回一个字符串，循环过程中，<text>;的所返回的每个字符串会以空格分隔，最后当整个循环结束时，<text>;所返回的每个字符串所组成的整个字符串（以空格分隔）将会是foreach函数的返回值。
所以，<var>;最好是一个变量名，<list>;可以是一个表达式，而<text>;中一般会使用<var>;这个参数来依次枚举<list>;中的单词。举个例子：

    names := a b c d

    files := $(foreach n,$(names),$(n).o)

上面的例子中，$(name)中的单词会被挨个取出，并存到变量“n”中，“$(n).o”每次根据“$(n)”计算出一个值，这些值以空格分隔，最后作为foreach函数的返回，所以，$(files)的值是“a.o b.o c.o d.o”。
注意，foreach中的<var>;参数是一个临时的局部变量，foreach函数执行完后，参数<var>;的变量将不在作用，其作用域只在foreach函数当中。

'@'  符号的使用

      通常makefile会将其执行的命令行在执行前输出到屏幕上。如果将‘@’添加到命令行前，这个命令将不被make回显出来。

      例如：@echo --compiling module----;  // 屏幕输出 --compiling module----

                               echo --compiling module----;  // 没有@ 屏幕输出echo --compiling module----    

 

 

' - ' 符号的使用

     

     通常删除，创建文件如果碰到文件不存在或者已经创建，那么希望忽略掉这个错误，继续执行，就可以在命令前面添加 -，

     -rm dir；

     -mkdir aaadir；

 

' $ '符号的使用

          美元符号$，主要扩展打开makefile中定义的变量

 

' $$ '符号的使用

          $$ 符号主要扩展打开makefile中定义的shell变量

 

例如：

     @for dir in $(subdirs); do

          @echo -------compiling $$dir-----------;
          $(MAKE) -C?";
     done

以上subdir属于makefile中定义的变量，而dir则属于makefile中定义的shell变量，所有使用是使用 ‘ $$ ’ 而不是 ' $ '。

 

 

如果make执行时，带入make参数“-n”或“--just-print”，那么其只是显示命令，但不会执行命令，这个功能很有利于我们调试我们的Makefile，看看我们书写的命令是执行起来是什么样子的或是什么顺序的。 

而make参数“-s”或“--slient”则是全面禁止命令的显示。

 

转载：http://www.cnblogs.com/warren-wong/p/3979270.html