| 三态信号（Tri-State或T/S），它与一般门电路不同，它的输出端除了出现高电平、低电平外，还可以出现第三个状态，即高阻态，亦称禁止态，但并不是3个逻辑值电路。具备这三种状态的器件就叫做三态门。一般门与其它电路的连接，无非是两种状态，1或者0，在比较复杂的系统中，为了能在一条传输线上传送不同部件的信号，研制了相应的逻辑器件称为三态门，三态门除了有这两种状态以外还有一个高阻态，就是高阻抗，相当于该门和它连接的电路处于断开的状态。（因为实际电路中你不可能去断开它，所以设置这样一个状态使它处于断开状态）。三态门是一种扩展逻辑功能的输出级，也是一种控制开关，主要是用于总线的连接，因为总线只允许同时只有一个使用者。通常在数据总线上接有多个器件，每个器件通过CS之类的信号选通,如器件没有选通的话它就处于高阻态，相当于没有接在总线上，不影响其它器件的工作。只有被选通的设备获得总线使用权的设备才能驱动信号，而没有获得总线使用权的设备则不能够驱动信号。为了防止总线上各个设备之间的冲突，那些接在总线上设备需要先将输出信号置为三态，相当于总线断开，避免与总线上的其它设备发生冲突。这种输出端口便是带三态的输出端口。 持续三态信号（Sustained Tri-State或s/t/s，或称STS)，是一个低电平有效的三态信号，在某一时刻有一个且只可能有一个设备驱动，驱动这个信号为低的设备在它释放对这个信号控制之前（也即是使这个信号浮空）必须驱动这个信号为高电平并至少维持这个高电平一个时钟周期。新的设备只有在原先拥有这个信号的设备释放对这个信号控制之后才可以驱动这个信号。s/t/s的信号需要上拉电阻，以使没有任何设备驱动他时，保持一个无效电平，即高电平。这个上拉电阻由主控制设备提供。 三态逻辑与非门
当C端接低电平时，T4输出一个高电平给T5 ，使虚线右半部分处于工作状态，这样，电路将按与非关系把uI1，uI2接受到的信号传送到输出端， 使uo或为高电平，或为低电平。当C端接高电平时，T4输出低电平给T5，使T6、T7、T10 截止。另一方面，通过D2把T8的基极电位钳在1v左右，使T9截止。由于T9、T10均截止，从输出端u0看进去，电路处于高阻状态。 三态逻辑与非门的逻辑符号如下左图所示。其中（a）图表示C端为高电平时为工作状态，称为高有效三态与非门。（b）图表示C端为低电平时的工作状态，称为低有效三态与非门。在使用时应注意区分。三态与非门的最重要的用途就是可向一条导线上轮流传送几组不同的数据和控制信号，如下图右所示，这种方式在计算机中被广泛采用。但需要指出，为了保证接在同一条总线上的许多三态门能正常工作，一个必要条件是，任何时间里最多只有一个门处于工作状态，否则就有可能发生几个门同时处于工作状态，而使输出状态不正常的现象。
三态输出门电路（TS（Three-state output Gate）门）
所谓三态是指输出端而言。普通的TTL与非门其输出极的两个晶体管T4、T5始终保持一个导通，另一个截止的推拉状态。T4导通，T5截止，输出高电平Y=1；T4截止，T5导通，输出低电平，Y=0。三态门除了上述两种状态外，又出现了T4、T5同时截止的第三种状态。因为晶体管截止时c、e之间是无穷大阻抗，输出端Y对地、对电源（vcc）阻抗无穷大。因此这第三种状态也称高阻状态。 现对三种状态进行分析： 控制信号可在EN处加入，也可在 EN＝0， vB4＝vc2＝0.9V，T4截止（T4导通的电位vB4>1.4V） vB1=0.9V，T5截止，输出端Y为高阻状态。 EN＝1， 当A＝B＝1，则T2、T5导通，vc2＝1.0V（前已分析）。二极管D处于反相截止状态（因为其阳极电压vc2＝1.0V，小于阴极C点电位vIH=3.4V），在电路中不起作用。 若A、B中有一个为0，则T2、T5截止，由于vc2＝vIH＋0.7＝4.1V，足够保证T4导通，当EN＝1（ 三态门逻辑符号如下：
EN＝1， EN＝0，Y为高阻状态 |
