晶振

参考：https://www.cnblogs.com/sunshine-jackie/p/8137293.html

晶振是石英晶体谐振器（quartz crystal oscillator）的简称，也称有源晶振，它能够产生中央处理器（CPU）执行指令所必须的时钟频率信号，CPU一切指令的执行都是建立在这个基础上的，时钟信号频率越高，通常CPU的运行速度也就越快。

只要是包含CPU的电子产品，都至少包含一个时钟源，就算外面看不到实际的振荡电路，也是在芯片内部被集成，它被称为电路系统的心脏。

如下图所示的有源晶振，在外部施加适当的电压后，就可以输出预先设置好的周期性时钟信号，

 

 

 

这个周期性输出信号的标称频率（Normal Frequency），就是晶体元件规格书中所指定的频率，也是工程师在电路设计和元件选购时首要关注的参数。晶振常用标称频率在1～200MHz之间，比如32768Hz、8MHz、12MHz、24MHz、125MHz等，更高的输出频率也常用PLL（锁相环）将低频进行倍频至1GHz以上。

输出信号的频率不可避免会有一定的偏差，我们用频率误差（Frequency Tolerance）或频率稳定度（Frequency Stability），用单位ppm来表示，即百万分之一（parts per million）（1/10⁶），是相对标称频率的变化量，此值越小表示精度越高。

比如，12MHz晶振偏差为±20ppm，表示它的频率偏差为12×20Hz=±240Hz，即频率范围是（11999760～12000240Hz）

另外，还有一个温度频差（Frequency Stability vs Temp）表示在特定温度范围内，工作频率相对于基准温度时工作频率的允许偏离，它的单位也是ppm。

 

我们经常还看到其它的一些参数，比如负载电容、谐振电阻、静电容等参数，是神马情况？这些与晶体的物理特性有关。我们先了解一下晶体，如下图所示

 

石英晶体有一种特性，如果在晶片某轴向上施加压力时，相应施力的方向会产生一定的电位

 

 

相反的，在晶体的某些轴向施加电场时，会使晶体产生机械变形；

 

如果在石英晶片上加上交变电压，晶体就会产生机械振动，机械形变振动又会产生交变电场，尽管这种交变电场的电压极其微弱，但其振动频率是十分稳定的。当外加交变电压的频率与晶片的固有频率（与切割后的晶片尺寸有关，晶体愈薄，切割难度越大，谐振频率越高）相等时，机械振动的幅度将急剧增加，这种现象称为“压电谐振”。

 

将石英晶片按一定的形状进行切割后，再用两个电极板夹住就形成了无源晶振，其符号图如下所示：

 

 

 

下图是一个在谐振频率附近有与晶体谐振器具有相同阻抗特性的简化电路。

 

 

其中：C1为动态等效串联电容；

L1为动态等效串联电感；

R1为动态等效串联电阻，它是晶体内部摩擦性当量

C0为静态电容，相当于两个电极板之间的电容量；

这个等效电路有如下图所示的频响特性曲线：

 

 

当R1、L1、C1串联支路发生谐振的频率即串联谐振频率（Fr），此时容抗与感抗相互抵消，因此，支路相当于只有等效串联电阻R1。

 

 

这个频率是晶体的自然谐振频率，它在高稳晶振的设计中，是作为使晶振稳定工作于标称频率、确定频率调整范围、设置频率微调装置等要求时的设计参数（但不是标称频率），其表达式如下所示：

 

等效串联电阻R1决定晶体元件的品质因数，品质因数又称机械Q值，它是反映谐振器性能好坏的重要参数，它与L1和C1有如下关系：

                 

 

R1越大，Q值越低，会导致频率不稳定，反之，Q值越高，频率越稳定，晶体的特点在于它具有很高的品质因素。

 

等效电路还有一个反谐振频率f_L（并联谐振频率），此时串联支路呈现为感抗，相当于一个电感，如下图所示：

 

此时的频率如下图所示：

 

 

 

通常厂家的晶振元件数据手册给出的标称频率不是F_r或F_L，实际的晶体元件应用于振荡电路中时，它一般还会与负载电容相联接，共同作用使晶体工作于F_r和F_L之间的某个频率，这个频率由振荡电路的相位和有效电抗确定，通过改变电路的电抗条件，就可以在有限的范围内调节晶体频率。

当负载电容与晶体串联时，如下图所示：

 

 

 

 

串接的小电容C_L可以使石英晶体的谐振频率在一个小范围内调整，此时新的负载谐振频率如下式所示：

 

其中，C₁远远小于C₀+C_L

当负载电容与晶体并联时，如下图所示：

 

 

 

同样，并联的负载C_L也可以小范围调整谐振频率，相应的负载谐振频率如下式：

 

从实际效果上看，对于给定的负载电容值，F’_r与F’_L两个频率是相同的，这个频率是晶体的绝大多数应用时所表现的实际频率，也是制造厂商为满足用户对产品符合标称频率要求的测试指标参数，也就是本文最开头介绍的晶振标称频率，

 

当晶体元件与外部电容相连接时（并联或串联），在负载谐振频率时的电阻即为负载谐振电阻R_L，它总是大于晶体元件本身的谐振电阻。  

 

晶体本身是不能产生振荡信号的，必须借助于相应的外部振荡器电路才能实现，下图是一个串联型振荡器电路，其中，晶体管Q1、Q2构成的两级放大器，石英晶体X1与电容C_L构成LC电路。在这个电路中，石英晶体相当于一个电感，C_L为可变电容器，调节其容量即可使电路进入谐振状态，输出波形为方波。

 

并联型振荡器电路如下图所示，这种形式读者可能见得更多些，一般单片机都会有这样的电路。晶振的两个引脚与芯片（如单片机）内部的反相器相连接，再结合外部的匹配电容C_L1、C_L2、R1、R2，组成一个皮尔斯振荡器（Pierce oscillator）

 

上图中，U1为增益很大的反相放大器，C_L1、C_L2为匹配电容，是电容三点式电路的分压电容，接地点就是分压点。以接地点即分压点为参考点，输入和输出是反相的，但从并联谐振回路即石英晶体两端来看，形成一个正反馈以保证电路持续振荡，它们会稍微影响振荡频率，主要用与微调频率和波形，并影响幅度。 X1是晶体，相当于三点式里面的电感

R1是反馈电阻（一般≥1MΩ），它使反相器在振荡初始时处于线性工作区，R2与匹配电容组成网络，提供180度相移，同时起到限制振荡幅度，防止反向器输出对晶振过驱动将其损坏。

 

这里涉及到晶振的一个非常重要的参数，即负载电容C_L（Load capacitance），它是电路中跨接晶体两端的总的有效电容（不是晶振外接的匹配电容），主要影响负载谐振频率和等效负载谐振电阻，与晶体一起决定振荡器电路的工作频率，通过调整负载电容，就可以将振荡器的工作频率微调到标称值。

负载电容的公式如下所示：

 

其中，C_S为晶体两个管脚间的寄生电容（Shunt Capacitance）

C_D表示晶体振荡电路输出管脚到地的总电容，包括PCB走线电容C_PCB、芯片管脚寄生电容C_O、外加匹配电容C_L2，即C_D=C_PCB+C_O+C_L2

C_G表示晶体振荡电路输入管脚到地的总电容，包括PCB走线电容C_PCB、芯片管脚寄生电容C_I、外加匹配电容C_L1，即C_G=C_PCB+C_I+C_L1

一般C_S为1pF左右，C_I与C_O一般为几个皮法，具体可参考芯片或晶振的数据手册

 

（这里假设C_S=0.8pF，C_I=C_O=5pF，C_PCB=4pF）。

比如规格书上的负载电容值为18pF，则有

 

则C_D=C_G=34.4pF，计算出来的匹配电容值C_L1=C_L2=25pF

 

 

这么复杂，我看不懂，我想用更简单更稳定更精确的器件，有木有？有！

 

有源晶振将所有与无源晶振及相关的振荡电路封装在一个“盒子”里，不必手动精确匹配外围电路，不同的输出频率应用时，只需要采购一个相应频率的“盒子”即可，不再使用繁杂的公式计算来计算去，可以节省很多脑细胞做其它更多意义的工作。

 

 

封装后的“盒子”示意图如下所示：