VMM：Verification Methodology Manual 验证方法学
AVM：Advanced Verification Methodology高级验证方法学
UVM：通用验证方法学
OVM：Open Verification Methdology
SCV： SystemC Verification Library SystemC验证库
AMS：Analog Mixed-signal 模拟混合信号
RTL：Register Transfer Level寄存器这一级别的描述方式来描述电路的数据流方式，描述的目标就是可综合
BL：Behavior Level 行为级是RTL的上层描述，比RTL更抽象，目标就是实现特定的功能而没有可综合的限制。行为描述不关心电路的具体结构，只关注算法。有行为综合工具，可以直接将行为级的描述综合为RTL级的，比如Behavioral Compiler
TLM：Transaction Level Modeling 事务级建模，比如通讯传的一包数据
行为级提高模块功能的抽象层次，而交易级/事务级通过隐藏接口间控制和数据流的细节，提高模块和子系统间通信的抽象层次
DUT：Design Under Test OOP：Object-Oriented Programming 面向对象程序设计
Accellera：成立于2000年，由Open Verilog International和VHDL International (VI) 合并而成。Accellera是一个标准化组织，它致力于开发电子设计自动化领域里的标准和开放接口。Accellear的任务是推动由系统公司、半导体公司、以及设计工具公司所要求的标准能够在世界范围内得到发展和使用，这些标准增强了基于语言的设计自动化流程。Accellear理事会由来自ASIC制造商、系统公司以及设计工具厂商的代表组成，它指导该组织的所有运作和活动。该组织的网址为：http://www.accellera.org。UVM出来了，整合了OVM和VMM 网址：http://uvmworld.org/ Synopsys：VCS VMM
Cadence ：LDV UVM / OVM
Mentor：UVM / OVM 在高级验证方法学(AVM)和通用可重用验证方法学(URM)的基础上，Mentor Graphics和Cadence共同推出了业界第一个通用、开放的验证方法学OVM www.ovmworld.org
FAE:field application engineer 现场应用工程师