********8086*******
16位机 20地址线寻址1MB内存(20的20次要) 2的16次要I/Oport
CPU结构
8086:BIU(Bus Interface Unit)总线接口单元
EU (Execution Unit)运行单元
8088:外部8位 仅仅有4字节指令缓冲器
工作原理:
1.BIU从内部寄存器中取地址:如CS:IP的地址为CS*16+IP发送到6字节的指令缓冲器中
2.EU从指令缓冲区中取出地址,并运行对应的I/O周期操作.
3.当6字节的指令存满,BIU处于空暇状态
4.假设运行过程中存在JUMP/CALL操作,队列作废.其它情况下EU/BIU并行运行.
5.算术逻辑部件(ALU) 完毕计算结果 传送到通用计存器/暂存器/外部I0接口
1.通过SS:SP逻辑地址指定栈顶单元
2.通过操作数据改变指针
>push -offset
>pop +offset
BP指针寄存器:SS:BP通过逻辑地址指定指针
SI,DI(源/目的变址寄存器):
DS:SI 指向源串首地址
ES:DI 指向目的串
IP:指向下个指令的地址
CS:IP 指令 IP不能被操作 由系统决定
SS:BP 指定 能够指定段寄存器
ZF零标志:结果为0 ZF置1
SF符号标志:假设两个数是负数 置1
PF奇偶标志(偶标志):假设为1的位数为偶,置1
OF溢出标志:带符号计算结果假设溢出,置1
AF辅助进位标志/TF陷阱标志/IF标志（中断标志）/DF方向标志
引脚功能：40个引脚
最小工作模式--单处理器
最大工作模式--多处理器
8086：
>>AD15-AD0 A数据总线(双向) D地址总线（单向 由CPU指向其它）
T1:传地址 T2:空暇 T3T4:数据传输
>>AD19/S6-AD16/S3 地址/状态线 AD0-AD15>IO
S6一直为0 S5表示中断 S4S3表示段寄存器
>>RD读信号 WR写信号 M/IO 读存储器/IO 前者为1后者为0
>>INTA 中断响应信号
>>DT/R数据传送信号
>>BHE/S7 总线高有效果/状态
BHE为0 选择高字节 AD15-AD8
A0为0 选择低字节 AD7-AD0 （假设都为0，则都实用 假设都不为0 则失效）
8086存取：仅仅取偶地址体 假设为奇地址体须要取2次。
16位机 20地址线寻址1MB内存(20的20次要) 2的16次要I/Oport
CPU结构
8086:BIU(Bus Interface Unit)总线接口单元
EU (Execution Unit)运行单元
8088:外部8位 仅仅有4字节指令缓冲器
工作原理:
1.BIU从内部寄存器中取地址:如CS:IP的地址为CS*16+IP发送到6字节的指令缓冲器中
2.EU从指令缓冲区中取出地址,并运行对应的I/O周期操作.
3.当6字节的指令存满,BIU处于空暇状态
4.假设运行过程中存在JUMP/CALL操作,队列作废.其它情况下EU/BIU并行运行.
5.算术逻辑部件(ALU) 完毕计算结果 传送到通用计存器/暂存器/外部I0接口
寄存器:
1.通过SS:SP逻辑地址指定栈顶单元
2.通过操作数据改变指针
>push -offset
>pop +offset
BP指针寄存器:SS:BP通过逻辑地址指定指针
SI,DI(源/目的变址寄存器):
DS:SI 指向源串首地址
ES:DI 指向目的串
IP:指向下个指令的地址
CS:IP 指令 IP不能被操作 由系统决定
SS:BP 指定 能够指定段寄存器
FLAG>状态标志 控制标志
ZF零标志:结果为0 ZF置1
SF符号标志:假设两个数是负数 置1
PF奇偶标志(偶标志):假设为1的位数为偶,置1
OF溢出标志:带符号计算结果假设溢出,置1
AF辅助进位标志/TF陷阱标志/IF标志（中断标志）/DF方向标志
引脚功能：40个引脚
最小工作模式--单处理器
最大工作模式--多处理器
NM/MX =0最大模式 =1最小模式
分时复用 16根数据线跟地址线8086：
>>AD15-AD0 A数据总线(双向) D地址总线（单向 由CPU指向其它）
T1:传地址 T2:空暇 T3T4:数据传输
>>AD19/S6-AD16/S3 地址/状态线 AD0-AD15>IO
S6一直为0 S5表示中断 S4S3表示段寄存器
>>RD读信号 WR写信号 M/IO 读存储器/IO 前者为1后者为0
>>INTA 中断响应信号
>>DT/R数据传送信号
>>BHE/S7 总线高有效果/状态
BHE为0 选择高字节 AD15-AD8
A0为0 选择低字节 AD7-AD0 （假设都为0，则都实用 假设都不为0 则失效）
8086存取：仅仅取偶地址体 假设为奇地址体须要取2次。
8088：AD7-AD0
版权声明：本文博客原创文章，博客，未经同意，不得转载。