优先编码器
1.编码器只允许有一个输入有效，为了提高抗干扰能力，扩展其应用，可以允许多个输入信号同时有效。→一个输入信号有效，那么干扰时，就只对这一个信号干扰，当多个信号有效时，这种被干扰的概率就会减小。这里还有一个理解就是虽然优先编码器是所有输入都有效，但是我们只对优先级最高的有效输入信号进行编码，是对单个输入端编码？还是它们组合成的一组进行编码？
2.根据上述的要求，需要对输入信号设定优先级（1提出了一系列的设想），在某一时刻只对优先级最高的输入信号编码→依照中文文字语言的描述，开始了逻辑电路的设计过程。
是对一个优先级最高的输入端进行编码？还是由其参与构成的一组输入进行编码？这两者都代表相同的一类情况，没必要纠结于一个还是同时输入的一组，这样的量词。
3.当没有信号的时候，输出是00，输出端OGS标记为0。这里以4线-2线优先编码器为例子，引出了输出端OGS存在的原因，是为了交代没有没有输入时，编码器该怎么输出。当OGS标记为1时，存在有效地输入。
4.这里重新认识编码器，编码器某一时刻是对一个输入端进行编码，这个输入端是有效的，或者是优先级最高的有效输入端。优先编码器是在互斥输入编码器的基础上发展的，所以输出端一定是对一个有效地输入端进行编码。优先编码器在同一时刻出现的众多有效输入均是为了提高抗干扰性，这是一种升级后的设定。当每一种输入端称为有效输入时，分别给予一个编码，比如四个输入端存在，我们就要设定两个输出端，当四个输入端分别有效时，要用二位二进制来编码四种情况，其他无效的输入端输入或者优先级低的有效输入端输入都是忽略的。当一整套，一系列n多输入时，我们将这么多的输入进行系统性的重新划分，也就是进行编码（用于存储，计算，应用），进行编码后的二进制数才能为我们所用，也更加的具有规律性，一定要记住，是对每一个输入端有效时进行的编码。
Y1=I3+I2I3'=I3+I2，这里面貌似还涉及函数公式简化的应用。这里对优先编码器的输出端逻辑函数表达式描写的理解比之前又有所不同，我们发现当Y0为高电平有效时，存在两种情况，写表达式时，Y0=I3+I1I2'I3'=I3+I1I2',这里完全是简化公式的运用，书写表达式非常方便，是由一系列的与或项构成，而互斥编码器则是由一系列单个逻辑变量或成。前面想着采用卡诺图的方法有些蠢了，而且集成的规模一旦扩大，卡诺法将非常繁杂，但是不失为一个检验的方法。学到这里，关于逻辑函数表达式的书写，基本上是遵照输出为1的或在一起。
5.74148 8线-3线优先编码器是以低电平有效来设定的。输入和输出端均以反变量来表示，输入的反变量代表的是低电平，而输出用反变量表示是意味输出的是反码。
6.通过一个输入端为使能端来控制编码器工作还是不工作，这个使能端的加入和之前的简易的4线-2线的结构不太一样，那时，输入端是没有使能端的。
7.74148 8线-3线优先编码器都是以反变量的形式作为输入信号和输出信号，从来不存在一个原变量的存在。以五个输出端全为高电平标记编码器被封死，使能端的高电平输入封死了优先编码器的八个输入，由此可见，编码器的所有情况均是由输出的所有结果来作为标记。当使能端输入为低电平时，编码器可以进行运作。
一个输入使能端，两个输出辅助端的作用：为理想状态增加两个实际情况，屏蔽编码器的情况，编码器开始工作没有输入的情况（没有有效输入）。本质上两个增加的输出端，一个是选通端（用于区别有没有封死编码器），还有一个是扩展端。
8.弄明白16线-4线的编码器？主要是几个辅助端口的逻辑要理顺。
9.除了常见的2n输入-n输出的编码器，还有10-4线编码器(74147系列)，是采用BCD码进行编码？同样是低电平有效地模块，这种情况应该不是确定的，高电平也可以被设计成有效电平。输出也是反码，是非符号数的那种反码，按位取反，为什么呢？或者说，设定按位取反的原因是什么？
译码器
1.编码的逆过程，将二进制编码还原成原先的输入，这个有些难度吧？毕竟是组合逻辑电路。
2.常见的译码器有三种，二进制译码器，2-10进制译码器，显示译码器。对地址进行译码，因为选中一个地址，必须要对地址进行译码。'选中'就意味着要进行译码，选中都是以低电平进行选中？所以译码器实际做的，输出都是低电平有效。
3.二进制译码器
将二进制代码转化为相应的输出信号，那么这个输出信号有什么特征？你想，我们开始时进行编码，将一系列输入信号编码成二进制码，现在反过来，将二进制码译码成输出信号，这个输出信号和原先编码器的输入信号有联系么？
2线-4线译码器是74139系列。
讲解的2线-4线译码器，通过逻辑图到逻辑表达式，到功能表展开的。它的逻辑图完全是编码器逻辑图翻过来的样子，根据表达式发现，四个输出是两个输入最小项的非，所以译码器也可以称作最小项发生器，只是这个最小项是单个变量组成的。译码器的输出也是反码。
从本质上讲，译码器译出来的除了看出是最小项的非之外，还是什么东西？毕竟从数目上看，由两个信号变为了四个信号，每个输出信号都是不同最小项的非。译码器的机制在于（以2线-4线译码器来说），确定两个输入端，就是有了两个逻辑变量，由两个逻辑变量可以引申出四个最小项输出，两个逻辑变量总共有四个不同的输入，每一种输入中，四个最小项输出总有一个为1，其余的为0，（没取反之前）。但是，编码器的机制是什么？给定2n个输入，最后给定n个输出，为什么输出的数目这么少，就在于编码时，对输入信号进行了约束。正因为有这个约束，我们看上图译码器的输出，每一行的输出只有一个有效低电平，这完全符合编码器的输入约束规则。
总结一点，为什么编码器和译码器能够相互印证，就在于编码器并非什么都可以输入，而是对输入信号进行了约束，每一次只有一个有效输入电平，这就为译码器的做了铺垫。这里要强调一点，译码器选中是低电平的。为什么脑子里会冒出一个低速？
学习到这一步，我的理解是在内部信号都是被编码器编码后以特定的二进制编码，在计算机内部进行运算，存储，传输，但是当涉及到向其他器件进行进行信息交流时，必须把这些信号还原成本身的信号。我们可以说计算机内部流通的二进制码没有任何特殊含义，也看不出什么内容，只是一个个加密的东西，没有“内涵”，只有译码后，才能展现原先的面目。这是不是也可以说，保证了信息的安全。
自己看视频，看书，没有实际操作，总感觉理解起来还隔着一层。
3.使能端：就是说能使芯片工作的端口，如果使能端开，芯片就能工作，一般你看表示使能端的符号，如果上面有一横就是低电平有效（即如果使能端为低电平，芯片就能工作），反之就是高电平有效。
4.74138,3线-8线译码器，在输入端有三个使能端这一点是不同于71148的8线-3线编码器，它在输入端只有两个辅助输出。这里的3-8译码器还可以用作分配器来使用。3-8译码器的三个使能端除了一个用来控制译码器的封死与启动，其余两个均可用来作为扩展端。
正逻辑的于等于负逻辑的或，正逻辑的或等于负逻辑的与。
5.从3-8译码器的功能表来看，其对应的是互斥输入编码器，译码器的输出中只能有一个有效，没有任意项的存在。
A 译码器可分为两种类型，一种是将一系列代码转换成与之相对应的有效信号。这种译码器可称为惟一地址译码器，它常用于计算机中对存储单元地址的译码，即将每一个地址代码转换成一个有效信号，从而选中对应的单元。另一种是将一种代码转换成另一种代码，所以也称为代码变换器。
B 根据前面对译码器的解释，指令译码器也是同样的道理，你可以把它理解为普通的地址译码器，比如3-8译码器（或8-256译码器），其实就是把3(或8)条数据线上表示的信息转换为8（或256）条数据线来表示的一种形式，（即译码），然后利用该信息表示的独立性和唯一性对功能电路作出恰当的选择（比如选择当前执行的指令的部件为加法处理单元）。在这个意义上来说它就是一个普通的地址译码器，用于选中哪个功能单元来处理当下的操作数。 一条指令只需一个地址，而非你说的多少种译码器，一个8位指令译码器就可以支持256条指令，一个16位指令译码器可达到最多65536条指令。 http://www.elecfans.com/baike/bandaoti/bandaotiqijian/20100308182941.html
上面两条解释可以发现译码器的种类真的很像地址数据总线，2-4,3-8.......
6.译码器的作用，有一个是很容易实现逻辑函数的标准与或式。利用的是译码器的输出是与非组合而成，通过反演，和标准与或式完全一致。→实现逻辑函数非常方便。
7.利用译码器的使能端，可以将多个译码器连接起来，实现译码器容量的扩展。如：两片74138的3线-8线译码器，可以构成4-16的优先编码器。怎么就是优先了？