【转】如何解决Verilog中参数化的赋值：赋全0，赋全1，赋全Z，赋全x

https://blog.csdn.net/u010554204/article/details/43239547