目的
1. 使用verilog/vhdl设计一个PCI的watchdog设备。
2. 通过systemverilog 写testbench.
很久之前研究过AC97的verilog代码。但是很久没用verilog/vhdl的写代码，估计需要很长时间恢复功力啊。
最近还需要复习操作系统的一些基本的概念，需要背书，还需看很多算法的书。这些东西得时刻准备着。很多公司的面试，很看中这些。
verilog/vhdl的demo有时间再实现。
目的
1. 使用verilog/vhdl设计一个PCI的watchdog设备。
2. 通过systemverilog 写testbench.
很久之前研究过AC97的verilog代码。但是很久没用verilog/vhdl的写代码，估计需要很长时间恢复功力啊。
最近还需要复习操作系统的一些基本的概念，需要背书，还需看很多算法的书。这些东西得时刻准备着。很多公司的面试，很看中这些。
verilog/vhdl的demo有时间再实现。