4 输入 LUT。过去，所有 FPGA 的一个共同特点是，需要四个以上输入的功能必须使用若干 LUT 和/ 或复用器的组合才能实现。
Virtex-5 系列是第一个提供具有完全独立（非共享）输入的真正 6 输入 LUT 的 FPGA平台。这一点带来了一些令人瞩目的优势。为了提高逻辑结构的性能，至关重要的是要通过 LUT 尽量缩短关键路径延迟。
6 输入 LUT 带来的几点好处：
由于它直接在 LUT 中实现较宽的功能，使寄存器之间的逻辑级数减少，从而提高
了性能。
它实现的逻辑显著大于四输入 LUT。
较大 LUT 减少了所需互连（布线资源）量，从而降低了功耗。
Virtex-5 系列 SLICEM LUT 还提供了其他好处：
分布式 RAM 的新长宽比：每个 LUT 都可以配置成 64 x 1 或 32 x 2 分布式 RAM。
给设计人员带来的好处是，能够以高得多的密度和速度以及更大的灵活性实现分布
式 RAM。
更长的 SRL 链：一个 LUT 即可支持一个 32 位的 SRL。因此，一个 Slice 即可实现一个多达 128 位的移位寄存器，与过去的架构相比，显著节约了面积并减少了布
线资源。只有 Xilinx 器件中才有移位寄存器这种功能。Xilinx ISE? 软件封装机自
动封装两个共用寻址但不同数据的 16 位 SRL。换言之，如果应用需要，在一个
Slice 中即可实现 16 位长和 8 位宽的移位寄存器。