好久都没有发布自己的博客了，因为最近学校有比赛，从参加到现在都是一脸懵逼，幸亏有bingo大神的教程，让我慢慢走上了VIP之旅，bingo大神的无私奉献精神值得我们每一个业界人士学习，向bingo致敬。之前一直没有发布博客，是因为比赛实在是太麻烦了，像我这种学习能力又不是很强，智商也不是很高的...所以大部分时间都在忙比赛上，可以说是从零学起，我们实验室偏向xilinx，最近发现有几个比较高端的板子，来了兴趣，还是等暑假有时间在学习吧。在学校我就尽量保持每个月都发布一次博客，给自己做一个总结。最近为了比赛一直在用QuartusII13.0，所以把之前做的笔记整理一下发出来，以防以后忘记。
Quartus13.0使用教程详解（由于这不是我一次编写完成的所以有些图可能不符，但是基本流程是正确的）
双击桌面图标
打开点击create new project
输入工程名
Create？ Choose yes
直接next
按如图所示参数选择，然后next
这里选择仿真工具modelsim-altera语言选择verilog HDL，然后next
这是总结界面可以查看自己选择的选项是否正确。然后finish
点击文件选择新建，选择verilog HDL文件，OK
编辑好文件后选择保存，我这里是用的notepad++写的所以文件名貌似不能改动，所以只能等文件写完之后改动就行了，为了保持连贯性所以现在把编辑器改回来
然后将代码写进文件，点击file 选择save as
修改工程名，点击保存
然后开始编写工程了，我这里编写的是一个流水灯工程
点击这里，分析和综合，点击红色箭头旁边的按钮是编译。在不进行下板子之前，点击编译检查正误。
出现了3个error，修改完成后，再次编译，直到没有error，这里我就不上图了。。。
然后再重复上面新建文件的方法新建一个测试文件led_water_tb，测试文件写好之后就可以进行仿真了。
仿真需要用modelsim软件，所以需要设置一下，上面点击setting
选择simulation注意这些参数，我这里已经联合好了，刚开始是需要点击
点击Test bench进行quartusII与modelsim的联合仿真
点击new
找到刚才编辑好的tb文件
文件名还是要写上的，注意：这里只要填写和测试文件相同的文件名即可，不需要加上.v。因为这是个测试文件名而不是文件。
然后就是一连串的OK，后面这里，点击apply，OK
设置完成之后，按如图上点击进行仿真
从仿真图上看，这是完全正确的。
关于Modelsim进行recomplie操作
修改完.v或tb文件后，找到该文件，右键点击recompile。
回到wave界面，点击restart，OK~。然后run-all。即可仿真出来修改后的文件波形图。
仿真完成后，下来便是下板子仿真
点击PIN planer 会弹出如下界面
接下来分配引脚，分配完引脚后，如图所示，然后直接关闭就好。我这里是随便找来了一张图，引脚分配的话，altera的板子一般都有tcl引脚分配表，查表即可。
然后点击start compile 进行综合，弹出窗口点击OK
然后点击programmer会出现如下界面
点击hardware setup选择硬件，然后close
点击Add file，在outfile文件里选择,sof文件，选择open
最后点击start，这样下载板子便成功了，由于我这演示的时候没有连接板子，所以start显示是灰色的。
这样便完成了QuartusII的一个完整的设计流程。。。
转载请注明出处：NingHeChuan（宁河川）
个人微信订阅号：NingHeChuan
如果你想及时收到个人撰写的博文推送，可以扫描左边二维码（或者长按识别二维码）关注个人微信订阅号
知乎ID：NingHeChuan
微博ID：NingHeChuan