Verilog语言中的系统任务和系统函数

 Verilog语言中预先定义了一些任务和函数，用于完成一些特殊的功能，它们被称为系统任务和系统函数，这些函数大多数都是只能在Testbench仿真中使用的，使我们更方便的进行验证。

`timescale 1ns/1ns //时间尺度预编译指令 时间单位/时间精度

时间单位和时间精度由值1、10、和100以及单位s、ms、us、ns、ps和fs组成
时间单位：定义仿真过程所有与时间相关量的单位仿真中使用 “#数字”表示延时相应时间单位的时间，例#10表示延时10个单位的时间，即10ns。
时间精度：决定时间相关量的精度及仿真显示的最小刻度。

`timescale 1ns/10ps  //精度0.01，#10.11 表示延时10110ps 

下面这种写法就是错误的，因为时间单位不能比时间精度小。

`timescale 100ps/1ns  

主要的函数有如下这些，在支持Verilog语法的编辑器中都会显示为高亮关键字 。

//--------------------------------------------------
$display    //打印信息，自动换行 
$write        //打印信息
$strobe        //打印信息，自动换行，最后执行 
$monitor       //监测变量 
$stop          //暂停仿真 
$finish        //结束仿真 
$time          //时间函数 
$random        //随机函数 
$readmemb     //读文件函数
//--------------------------------------------------

下面我们单独介绍它们的功能，并在ModelSim的Transcript界面中打印这些信息。
1、$display用于输出、打印信息
使用格式为：

$display("%b+%b=%d",a, b, c); //格式“%b+%b=%d” 格式控制，未指定时默认十进制
%h或%H //以十六进制的形式输出 
%d或%D //以十进制的形式输出 
%o或%O //以八进制的形式输出 
%b或%B //以二进制的形式输出 
//--------------------------------------------------    
//a,b,c 输出列表，需要输出信息的变量 
//每次打印信息后自动换行
`timescale 1ns/1ns 
 
module tb_test(); 
 
reg [3:0] a;
reg [3:0] b;
reg [3:0] c;
 
initial begin 
　　$display("Hello"); 
　　$display("xiangliangzi"); 
　　a = 4'd5; 
　　b = 4'd6; 
　　c = a + b; 
　　#100; 
　　$display("%b+%b=%d", a, b, c); 
end 

endmodule
//--------------------------------------------------    

2、$write 用于输出、打印信息
使用格式为：

$write("%b+%b=%d
",a, b, c); //“%b+%b=%d
” 格式控制，未指定时默认十进制 
%h或%H //以十六进制的形式输出 
%d或%D //以十进制的形式输出 
%o或%O //以八进制的形式输出 
%b或%B //以二进制的形式输出

     //换行
//--------------------------------------------------    
//a,b,c为输出列表，需要输出信息的变量
`timescale 1ns/1ns 
 
module tb_test(); 
 
reg [3:0] a;
reg [3:0] b;
reg [3:0] c;
 
initial begin 
　　$write("Hello ");    
　　$write("xiangliangzi
");
　　a = 4'd5; 
　　b = 4'd6; 
　　c = a + b; 
　　#100; 
　　$write("%b+%b=%d
",a, b, c);
end 
 
endmodule    
//--------------------------------------------------    

3、$strobe用于输出、打印信息
使用格式为：

$strobe("%b+%b=%d",a,b,c); //“%b+%b=%d” 格式控制，未指定时默认十进制 
%h或%H //以十六进制的形式输出 
%d或%D //以十进制的形式输出 
%o或%O //以八进制的形式输出 
%b或%B //以二进制的形式输出 
//--------------------------------------------------
//a,b,c 输出列表，需要输出信息的变量 
//打印信息后自动换行，触发操作完成后执行
`timescale 1ns/1ns 

module tb_test(); 
 
reg [3:0] a;
reg [3:0] b;
reg [3:0] c;
  
initial begin 
　　$strobe("strobe:%b+%b=%d", a, b, c); 
　　a = 4'd5;    
　　$display("display:%b+%b=%d", a, b, c); 
　　b = 4'd6; 
　　c = a + b; 
end  
 
endmodule
//--------------------------------------------------

4、$monitor用于持续监测变量
使用格式为：

$monitor("%b+%b=%d",a,b,c); //“%b+%b=%d” 格式控制，未指定时默认十进制 
%h或%H //以十六进制的形式输出 
%d或%D //以十进制的形式输出 
%o或%O //以八进制的形式输出 
%b或%B //以二进制的形式输出 
//--------------------------------------------------
//a,b,c 输出列表，需要输出信息的变量 
//被测变量变化触发打印操作，自动换行
`timescale 1ns/1ns 
 
module tb_test(); 
 
reg [3:0] a;
reg [3:0] b;
reg [3:0] c;
  
initial begin 
　　a = 4'd5; 
　　#100; 
　　b = 4'd6; 
　　#100; 
　　c = a + b; 
end 
 
initial $monitor("%b+%b=%d", a, b, c); 
 
endmodule
//--------------------------------------------------

5、$stop用于暂停仿真，
$finfish用于结束仿真
使用格式为：

//--------------------------------------------------
`timescale 1ns/1ns 
 
module tb_test(); 
 
initial begin 
　　$display("Hello"); 
　　$display("xiangliangzi"); 
　　#100; 
　　$display("Stop Simulation"); 
　　$stop;     //暂停仿真 
　　$display("Continue Simulation"); 
　　#100; 
　　$display("Finish Simulation"); 
　　$finish;     //结束仿真 
end 
 
endmodule
//--------------------------------------------------

6、$time为时间函数，返回64位当前仿真时间；
$random用于产生随机函数，返回随机数
使用格式为：

//--------------------------------------------------
`timescale 1ns/1ns
  
module tb_test();
  
reg [3:0] a; 
 
always #10 a = $random;
 
initial $monitor("a=%d @time %d", a, $time); 
 
12 endmodule
//--------------------------------------------------

7、$readmemh用于读二进制文件函数 ，
$readmemh 用于读十六进制文件函数
使用格式为：

$readmemb("<数据文件名>", <寄存器变量名>); 
$readmemh("<数据文件名>", <寄存器变量名>);
//--------------------------------------------------
`timescale 1ns/1ns
  
module tb_test(); 

integer i; 

reg [7:0] a [23:0]; 
 
initial begin 
   $readmemb("xiangliangzi.txt", a); 
   for(i=0; i<=23; i=i+1) begin 
      #10; 
      $write("%s", a[i]); 
   end 
end 
 
endmodule
//--------------------------------------------------

读取的”xiangliangzi.txt”文件为：

//--------------------------------------------------
01010111 // W 
01100101 // e 
01101100 // l 
01100011 // c 
01101111 // o 
01101101 // m 
01100101 // e 
00100000 //空格
01110100 // t 
01101111 // o 
00100000 //空格
01111000 // x 
01101001 // i
01100001 // a
01101110 // n
01100111 // g
01101100 // l
01101001 // i
01100001 // a
01101110 // n
01100111 // g
01111010 // z
01101001 // i
00100001 // !
//--------------------------------------------------

　　欢迎加入FPGA技术学习交流群，本群致力于为广大FPGAer提供良好的学习交流环境，不定期提供各种本行业相关资料!QQ交流群号：450843130