数字系统设计练习（二）—— 跑马灯

一、实验硬软件环境：

1. EDA软件：Vivado2019
2. 实验开发板：Basys3 FPGA套件

二、实验内容：

　　实现如下电路功能：当开关开启，灯泡轮流闪烁，间隔1s，类似跑马灯；开关关闭，则灯泡关闭。使用实验板上的按键模拟开关，led模拟灯泡，时钟使用实验板提供的clk。草靠实验板的管脚文件编写约束文

　　注意，LED部分的电路图如左图所示，当FPGA输出为高电平时，相应的LED点亮；否则，LED熄灭。拨码开关的电路如右图所示，当开关打到下档时，表示FPGA的输入为低电平。

                                                 

三、具体实现

1. 思路分析：开发板的晶振为100Mhz，则其周期为10ns，初值为0的计数器自加1到100,000,000时为1s，每隔1s时间，led灯转换一次。
2. 设计源码：

   `timescale 1ns / 1ps
   //////////////////////////////////////////////////////////////////////////////////
   // Company: 
   // Engineer: 
   // 
   // Create Date: 2020/09/08 14:18:09
   // Design Name: 
   // Module Name: Marquee
   // Project Name: 
   // Target Devices: 
   // Tool Versions: 
   // Description: 
   // 
   // Dependencies: 
   // 
   // Revision:
   // Revision 0.01 - File Created
   // Additional Comments:
   // 
   //////////////////////////////////////////////////////////////////////////////////
   
   module Marquee(switch, clk, led);
       input switch, clk;
       output reg [3:0] led;
       
       reg [28:0] count;
       
       always @(posedge clk)
       begin
           if(!switch)
               begin
                   led <= 4'b0001;
                   count <= 29'b0;
               end
           else
               begin
                   if(count == 29'd100_000_000)
                       begin
                           count <= 29'b0;
                           if(led == 4'b1000)
                               led <= 4'b0001;
                           else
                               led <= (led << 1);
                       end
                   else
                       begin
                           count <= count + 1;
                           led <= led;
                       end
               end
       end
   endmodule

3. 仿真代码：（需要注意的是，为了便于仿真，设计源码中的count设置为自加到100，而非100,000,000。）

   `timescale 1ns / 1ps
   //////////////////////////////////////////////////////////////////////////////////
   // Company: 
   // Engineer: 
   // 
   // Create Date: 2020/09/08 15:42:36
   // Design Name: 
   // Module Name: Marquee_tb
   // Project Name: 
   // Target Devices: 
   // Tool Versions: 
   // Description: 
   // 
   // Dependencies: 
   // 
   // Revision:
   // Revision 0.01 - File Created
   // Additional Comments:
   // 
   //////////////////////////////////////////////////////////////////////////////////
   
   
   module Marquee_tb;
       reg switch, clk;
       wire [3:0] led;
       
       Marquee U_Marquee(.switch(switch), .clk(clk), .led(led));
       
       initial
       begin
           clk = 0; switch = 0;
           
           #100 switch = 1;
           
           #100;
       end
       
       always #10 clk = ~clk;
       
   endmodule

4. 波形图：
5. 约束文件：

   set_property PACKAGE_PIN V17 [get_ports switch]
   set_property IOSTANDARD LVCMOS33 [get_ports switch]
   set_property PACKAGE_PIN W5 [get_ports clk]
   set_property IOSTANDARD LVCMOS33 [get_ports clk]
   set_property PACKAGE_PIN U16 [get_ports led[0]]
   set_property IOSTANDARD LVCMOS33 [get_ports led[0]]
   set_property PACKAGE_PIN E19 [get_ports led[1]]
   set_property IOSTANDARD LVCMOS33 [get_ports led[1]]
   set_property PACKAGE_PIN U19 [get_ports led[2]]
   set_property IOSTANDARD LVCMOS33 [get_ports led[2]]
   set_property PACKAGE_PIN V19 [get_ports led[3]]
   set_property IOSTANDARD LVCMOS33 [get_ports led[3]]