数字系统设计练习（四）—— assign语句的使用

一、实验硬软件环境：

1. EDA软件：Vivado2019
2. 实验开发板：Basys3 FPGA套件

二、实验内容：

　　实现的电路功能为：当开关开启，led点亮；开关关闭，则led灯关闭，将图下描述方式改为使用assign持续复制语句描述电路逻辑功能。

module digt_design_example(
    key, led
    );

    input key;
    output led;

    reg led;

    always @(key)
    begin
        if(key == 1)
            led = 1;
        else
            led = 0;
    end
endmodule

三、具体实现

1. 设计源码

   `timescale 1ns / 1ps
   //////////////////////////////////////////////////////////////////////////////////
   // Company:
   // Engineer:
   //
   // Create Date: 2020/08/16 18:18:37
   // Design Name:
   // Module Name: led
   // Project Name:
   // Target Devices:
   // Tool Versions:
   // Description:
   //
   // Dependencies:
   //
   // Revision:
   // Revision 0.01 - File Created
   // Additional Comments:
   //
   //////////////////////////////////////////////////////////////////////////////////
   
   
   module led(
       input key,
       output led
       );
   
       assign led = key;
   
   endmodule

2. 仿真代码

   `timescale 1ns / 1ps
   //////////////////////////////////////////////////////////////////////////////////
   // Company:
   // Engineer:
   //
   // Create Date: 2020/08/16 18:20:30
   // Design Name:
   // Module Name: led_tb
   // Project Name:
   // Target Devices:
   // Tool Versions:
   // Description:
   //
   // Dependencies:
   //
   // Revision:
   // Revision 0.01 - File Created
   // Additional Comments:
   //
   //////////////////////////////////////////////////////////////////////////////////
   
   
   module led_tb;
       reg key;
       wire led;
   
       led uut(.key(key), .led(led));
   
       initial
       begin
           key = 0;
   
           #100 key = 1;
           #100 key = 0;
           #100;
       end
   endmodule

3. 仿真波形图

    

4. 约束文件

   set_property PACKAGE_PIN V17 [get_ports key]
   set_property IOSTANDARD LVCMOS33 [get_ports key]
   set_property PACKAGE_PIN U16 [get_ports led]
   set_property IOSTANDARD LVCMOS33 [get_ports led]

四、 assign总结

1. 用途：用于描述组合逻辑功能；
2. 特定：
   • assign语句等式右边变量发生变化则语句执行；
   • 可以多次执行，并始终处于活跃状态；
   • 可以并发执行；
3. 需要注意的是，assign语句中，等式左边的赋值对象必须是wire类型！