- 时钟线要求
- 时钟驱动器布局在PCB中心而非电路板外围，布局尽量靠近，走线圆滑、短，非直角、非T形，布线可选4~8mil，过窄会导致高频信号衰减，并降低信号之间电容性耦合。
- 避免时钟之间、与信号之间的干扰，避免几种信号平行布线，必要时采用GND屏蔽层包裹隔离，不同时钟或信号之间间距 30mil以上，可放在GND和VCC层之间
- 时钟信号尽量不采用跨界分割平面
- 若时钟线有过孔，在过孔相邻位置加旁路电容，确保换层后，参考层的高频电流回路连续。旁路电容所在电源层要是过孔穿过的电源层，并尽可能靠近过孔，建议不超过300mil
- 上下拉电阻放在靠近时钟源芯片
- 阻抗匹配、等长
- 不要驱动其他时钟
- 布线
- 时钟晶振：时钟线先经过负载电容，再到达晶振，周围打孔，GND屏蔽
- 同源时钟：时钟线的并联匹配电阻靠近负载芯片，串联电阻靠近时钟芯片或者CPU