20145222《信息安全系统设计基础》第六周学习总结（1）
第四章 处理器体系结构
指令体系结构：一个处理器支持的指令和指令的字节级编码
4.1Y86指令集体系结构
· Y86：包括定义各种状态元素、指令集和它们的编码、一组编程规范和异常事件处理。
· Y86程序中的每条指令都会读取或修改处理器状态的某些部分。
· Y86具体包括：8个程序寄存器、3个条件码ZFSFOF、程序计数器（PC)
· Y86用虚拟地址引用存储器位置。 程序状态的最后一个部分是状态码Stat，它表明程序执行的总体状态。
· 注意：条件码只与整数操作指令有关
· 高4位是代码部分，低4位是功能部分
` 只需要一个寄存器操作数的指令将另一个寄存器指示符设为0xF。
· 指令集的一个重要性质：字节编码必须有唯一的解释。
· Y86异常：a.状态码Stat，描述程序执行的总体状态。
b.代码值1，命名为AOK，表示程序执行正常；
c.代码值2，命名为HLT，表示处理处执行一条halt指令；
d.代码值3，命名为ADR，表示处理器试图从一个非法存储器地址读或者向一个非法存储器地址写，可能是当取指令的时候，也可能是当读或者写数据的时候。
e.异常处理程序、信号处理程序。
4.2逻辑设计和硬件控制语言HCL
· 逻辑门是数字电路的基本计算元素，它们的输出，等于它们输入位值的某个布尔函数。
· 布尔函数AND、OR、NOT的标准符号。
· 组合电路：将很多的逻辑门组合成一个网，能构建计算块。
· 多路复用：根据输入控制信号的值，从一组不同的数据信号中选出一个。
· 构建这些网有2条限制：（1）两个或多个逻辑门的输出不能连接在一起（2）这个网必须是无环的。
HCL表达式和C语言中逻辑表达式的区别：
（1）组合逻辑电路的输出会持续地响应输入的变化；C表达式只有在程序执行过程中被遇到时才会求值。
（2）C的逻辑表达式允许参数是任意整数，0表示FLASE，其他任何值都表示TRUE；逻辑门只对位值0和1进行操作。
（3）C的逻辑表达式可能只被部分求值；组合逻辑没有部分求值的规则，逻辑门只是简单地响应输入的变化。
· 判断集合关系的通用格式是：iexpr in {iexpr1，iexpr2，……，iexprk}
· 存储设备都是由同一个时钟控制，两类存储器设备包括：
时钟寄存器（寄存器）：存储单个位或字，时钟信号控制寄存器加载输入值
随机访问存储器（存储器）：存储多个字，用地址来选择该读或该写哪个字
“寄存器”在硬件和机器级编程中的区别：
· 在硬件中，寄存器直接将它的输入和输出线连接到电路的其他部分；
· 在机器级编程中，寄存器代表的是CPU中为数不多的可寻址的字，这里的地址是寄存器ID。 Y86处理器会用时钟寄存器保存程序计数器(PC)、条件代码（CC）、程序状态（Stat）。
4.3 Y86的顺序实现
· SEQ处理器：每一个时钟周期上，SEQ执行处理一条完整指令所需的所有步骤。
· 将处理组织成阶段：
取址：valP：PC的值加上已取出指令的长度。
译码：读入指令rA和rB字段指明的寄存器。
执行：ALU执行指令指明的操作，计算存储器引用的有效地址，要么增加或者减少栈指针，得到的值为valE；对跳转指令来说，这个阶段会检验条件码和分支条件。
访存：可以将数据写入存储器，或者从存储器读出数据。置为valM。
写回：最多可以写两个结果到寄存器文件。
更新：将PC设置成下一条指令的地址。
· 执行一条指令需要的处理过程：执行指令所表明的操作、计算地址、更新栈指针、确定下一条指令的地址。
· 对于三种控制转移指令的处理：需要注意位信号Cnd。 在更新PC阶段，检查这个标志，如果这个标志为1，将PC设为valC（跳转目标），如果为0，就设为valP(下一条指令的地址）。
· SEQ线路图的画图惯例：
浅灰色方框表示硬件单元
控制逻辑块是用灰色圆角矩形表示的
线路的名字在白色椭圆中说明
宽度为字长的数据连接用中等粗度的线表示
宽度为字节或者更窄的数据连接用细线表示
单个位的连接用虚线表示
处理器的原则：处理器从来不需要为了完成一条指令的执行而去读由该指令更新了的状态。
· SEQ阶段的实现
·nop指令：除了将PC加1，不进行任何处理；
·halt指令：将处理器状态设置为HLT，导致处理器停止运行。