C6748_UART(5)

1、FIFO控制寄存器（FCR）

RXFIFTL：接收FIFO中断触发(当FIFO中的数据量刚到达所要求（trigger level）的时候会产生中断);

DMAMODE1:如果FIFO使能的话此位可以使能DMA模式。

TXCLR：发送FIFO清除。

RXCLR：接收FIFO清除。

FIFOEN：FIFO模式使能。

2、队列控制寄存器(LCR)

DLAB：分配锁存访问位。

BC：暂停控制。

SP：强制奇偶校验。

EPS：奇偶校验选择。

PEN：校验使能。

STB：设置产生停止位。

WLS：发送接收字长度，当STB为0，WLS决定停止位的长度。

3、模式控制寄存器

AFE：自动流控使能。

LOOP：回环模式使能。

4、分频锁存寄存器(DLL and DLH)

DLL和DHH分别是分频值得高位和低位。

分配值=UART模块输入时钟频率/波特率/16;

或者：分配值=UART模块输入时钟频率/波特率/13;

5、电源和仿真管理寄存器(PWREMU_MGMT)

　　SOFT、FREE：特殊的仿真位。高级语言调试程序中出现一个断点时，该  仿真位决定定时器的状态。如果FREE位设为1，则当遇到一个断点时，定时器继续运行（即自由运行），在这种情况下，SOFT被忽略。但是，如果FREE为0，则SOFT有效。在此情况下，如果SOFT＝0，则定时器停止，下一次TIM的值递减；如果SOFT＝1，则当TIM减到0，定时器停止工作。

UTRST：UART发送复位。

URRST：UART接收复位。

6、模式定义寄存器(MDR)

　　OSM_SEL：0(16倍过采样)；1(13倍过采样)