Makefile中也#开始的行都是注释行.Makefile中最重要的是描述文件的依赖关系的说明。一般的格式是：
target：components //表示的是依赖关系。
TAB rule //规则。
如Makefile文件
main：main.o mytool1.o mytool2.o //表示我们的目标(target)main的依赖对象(components)是main.o mytool1.o mytool2.o 当倚赖的对象在目标修改后修改的话，就要去执行规则一行所指定的命令
TABgcc -o main main.o mytool1.o mytool2.o 注意规则一行中的TAB表示那里是一个TAB键,任何一个依赖对象发生变化，都要执行当前行
Makefile有三个非常有用的变量。分别是$@，$^，$<代表的意义分别是：
1、$@--目标文件，
2、$^--所有的依赖文件，
3、$<--第一个依赖文件。
使用上面三个变量，那么我们可以简化我们的Makefile文件为：
# 这是简化后的Makefile
main：main.o mytool1.o mytool2.o
gcc -o $@ $^
main.o：main.c mytool1.h mytool2.h
gcc -c $<
mytool1.o：mytool1.c mytool1.h
gcc -c $<
mytool2.o：mytool2.c mytool2.h
gcc -c $<
经过简化后我们的Makefile是简单了一点，不过人们有时候还想简单一点。
学习Makefile的缺省规则
.c.o：
gcc -c $<
这个规则表示所有的 .o文件都是依赖与相应的.c文件的。例如mytool.o依赖于mytool.c这样Makefile还可以变为：
# 这是再一次简化后的Makefile
main：main.o mytool1.o mytool2.o
gcc -o $@ $^
.c.o：
gcc -c $<
好了，我们的Makefile 也差不多了，如果想知道更多的关于Makefile规则可以查看相应的文档。