统计web訪问前10的ip

cat access.log|awk '{print $0}'|sort|uniq -c|sort -nr|head -n 10

相关阅读:
Verilog非阻塞赋值的仿真/综合问题 (Nonblocking Assignments in Verilog Synthesis)上
 异步FIFO结构及FPGA设计跨时钟域设计
 FPGA管脚分配需要考虑的因素
 An Introduction to Delta Sigma Converters (DeltaSigma转换器上篇)
An Introduction to Delta Sigma Converters (DeltaSigma转换器下篇)
中国通信简史 (下)
谈谈德国大学的电子专业
 中国通信简史 (上)
Verilog学习笔记
 Verilog非阻塞赋值的仿真/综合问题(Nonblocking Assignments in Verilog Synthesis) 下
原文地址：https://www.cnblogs.com/gcczhongduan/p/4555151.html

Copyright © 2020-2023 润新知