这句话很重要:To make the most efficient use of the signals in the device, your HDL code should match the device architecture as closely as possible.
而且，这些信号一般来说是有优先级的，在使用时要注意这点。
Altera的器件的控制信号的优先级排序如下：
(1)Asynchronous Clear, aclr
(2)preset，这个只在MAX3000和MAX7000系列中有
(3)Asynchronous Load, aload
(4)Enable, ena
(5)Synchronous Clear, sclr
(6)Synchronous Load, sload
(7)Data In, data