私聊我就行了!
私聊我就行了!
私聊我就行了!
本人计算机专业，课设还是对我来说很简单的！以下是自己做了或者会做的课设，因为我不是课设代表，我可没有全班人的课设拿来卖，我只有我做过的课设以及会做的课设，我没有团队，我只是个人而已。
1.计算机组成原理课设
以下是2019或2020级课设题目：
课题一 8位补码加减法器电路的设计
课题二 8位原码加减法器电路的设计
课题三 函数发生器
课题四 4×4 阵列乘法器设计
课题五 浮点数加法器设计
课题六 原码阵列除法器电路的设计
课题七 存储器电路的设计
课题八 模型机的设计
以上题目，我不想做浮点数加法器设计 存储器电路的设计、模型机的设计。
下面这个题目，是我已经做完的了，报告和图是画好的。
1.1 8位补码加减法器电路的设计
一、简述
掌握行波进位的补码加法器的原理和使用方法，熟悉计算机的加、减法运算的原理和硬件电路的实现。在熟悉补码加减法的同时，需要掌握带符号加减法的溢出判断方法和硬件电路的实现。
二、设计任务
1、设计一个8位补码加减法运算器电路，该电路可以实现[Y]补=[A]补±[B]补，采用8位数据总线结进行数据的输入、输出。利用行波（串行）进位的方式，并具备数据锁存功能和溢出判断功能。
2、输入数据为补码，其中高1位为符号位，低7位为数据位，运算结果亦是补码。
3、通过功能选择控制信号M选择运算功能，M=0时，进行加法运算，M=1，进行减法运算；
4、用指示灯或者数码管显示总线上的数据（输入数据、输出数据）。用指示灯或者发光二极管显示溢出判断结果，红灯表示正溢出，黄灯表示负溢出，绿灯表示未溢出正数，蓝灯表示未溢出负数。
要求：
1、在multisim上进行电路设计及仿真；
2、采用数据总线结构进行数据输入、输出，并能够正确显示，输入、输出数据能够存放于锁存器。
3、结果验证，选择四组数据依次验证：结果为不溢出正数、结果为不溢出负数、结果正溢出和结果负溢出四种情况。当结果出现溢出现象时，相应的溢出指示灯亮，但输出指示灯或数码管不显示。
1.2 8位原码加减法器电路的设计
简述
掌握加法器和求补电路的原理和使用方法，熟悉计算机的加、减法运算的原理和硬件电路的实现。在熟悉补码加减法的同时，需要掌握带符号加减法的溢出判断方法和硬件电路的实现。
二、设计任务
1、设计一个8位运算器电路，该电路可实现Y=±A±B，即可实现±A±B，也可实现B±A。其输入数据A、B为原码，其中高1位为符号位，低7位为数据位，运算结果Y需要转换为原码表示。
2、具有进位信号输入，输出能力，溢出判断能力。
3、通过功能选择控制信号M选择运算功能，M=0时，进行加法运算，M=1，进行减法运算；
4、用数码管显示输入和输出运算结果。用发光二极管显示溢出判断结果，红灯表示正溢出，黄灯表示负溢出，绿灯表示未溢出正数，蓝灯表示未溢出负数。
要求：
1、在multisim上进行电路设计及仿真；
2、输入、输出数码显示正确，另外溢出指示正确。
3、结果验证，选择四组数据依次验证：结果为不溢出正数、结果为不溢出负数、结果正溢出和结果负溢出四种情况。
4、当结果出现溢出现象时，相应的溢出指示灯亮，但数码管不显示。
1.3 函数发生器
一、简述
行波进位加法器由全加器构成，可以实现补码的加法运算和减法运算，但这种减法/减法器存在两个问题：一是由于串行进位，它的运算时间很长。二是行波进位加法器本身来说，它只能完成加法和减法两种操作，而不能完成逻辑操作。
因此，为了将全加器的功能扩展，可在全加器的输入端增加一个可控的组合逻辑电路：函数发生器，如图5所示。比如算术逻辑运算单元（ALU）74LS181，该ALU既可以做算术运算，也可以完成逻辑运算，其内部结构主要就是由全加器和函数发生器构成，通过控制信号F1-F3，使得Xi、Yi与对应的输入信号Ai、Bi有了更多的逻辑关系，从而实现不同的运算功能。
二、设计任务和要求
任务：
1、设计一个由3个控制参数（F1、F2、F3）构成的函数发生器，该函数发生器的输出Xi、Yi与输入量Ai、Bi之间的关系如下表1所示，由表可以看出Yi由F1、F2决定，Xi由F 3决定。
表1 函数发生器功能表
| F1 F2 | Yi | F3 | Xi |
|---|---|---|---|
| 0 0 | / Ai﹒Bi | 0 | Ai+Bi |
| 0 1 | 0 | 1 | Ai+/Bi |
| 1 0 | Ai﹒Bi | ||
| 1 1 | Ai﹒/Bi |
2、分析所给函数发生器，以及在增加该函数发生器后，全加器的输出，即该
运算器的输出，并通过 multisim 仿真平台进行绘制原理图及完成仿真。
要求：
1、分析出该运算器的输出与输入的关系，写出理论分析结果。
2、通过仿真，验证结果与理论分析是否一致。
1.4 4×4 阵列乘法器设计
乘法运算在全部算数运算中大约占据三分之一，因此采用高速乘法部件，无论从速度上还是效率上，都十分必要。本课题旨在设计一个补码4×4的阵列乘法器，输入端输入两个五位带符号的补码（最高位为符号位），输出为一个九位的补码（最高位为符号位）。通过此课题，可以深入了解计算机乘法器的工作的原理和运算的过程，以及补码电路的组成与工作原理。
二、设计任务和要求
任务：
1、通过 multisim仿真平台设计一个能计算含符号位的5位乘法器，即4×4阵
列乘法器，符号位单独处理，如图6所示。
2、输入为两个5位含符号位的补码数，输出结果亦是含符号位的数补码。
要求：
1、设计一个带求补电路的阵列乘法器，并具有对符号位的处理能力，符号位
单独处理。
2、验证结果，输入两个均为补码的数据，需要验证四种情况，即±A×±B，
并得到正确的仿真结果；
1.5 浮点数加法器设计
一、 简述
浮点数表示数据，不仅范围大而且精度高，因而浮点数的运算显得就非常重要，本课题旨在熟悉浮点数加法运算的原理和硬件实现。
二、设计任务和要求
任务：
1、使用multisim设计一个8位浮点数（符号位1位，阶码3位，尾码4位）加法器，并能够仿真成功。
2、规格化电路输和溢出判断电路，即输出数值超出表示的范围时，给出溢出标志。
要求：
1、输入两个二进制的8位浮点数例如：A:0110 0101（其真值为+0.0101×2110），B：1100 1010（其真值为-0.1010×2100），经过所设计的浮点数加法器运算后，得到输出结果。
2、结果仿真正确。
三、设计方案提示
1、浮点数加法运算的难点在于对阶，可用比较器和移位寄存器来完成。
2、因为右移而导致尾码数据位数超过4位的，末位丢弃即可。
4、溢出只考虑上溢出的情况，浮点数的溢出与否，由规格化后数的阶码决定。
5、规格化采用移位芯片，参考8位移位寄存器74LS198。
1.6 原码阵列除法器电路的设计
简述：
计算机硬件上是不能直接完成减法运算的，更无法完成除法运算。减法运算我们是转换为补码加法来实现的，而除法运算，我们熟悉的就是恢复余数法和加减交替法两种计算方法，可见，除法运算在算法上相对而言是比较难的一种运算，而除法器的硬件实现，也是比较复杂的。
本课题设计的阵列除法器，以不恢复余数法作为理论基础，核心运算单元为可控加法/减法单元，该除法器的数据输入端为原码，输出的商和余数也用原码表示。
二、设计任务和要求
任务：
1、通过multisim仿真平台设计一个能计算含符号位的4位纯小数（整数位即为符号位）除法器，其中符号位单独处理，即本课题主要设计3位阵列除法器。
参考图8所示4位（最高位为整数位，恒为0，运算过程中作符号位）不恢复余数阵列除法器。图中中被除数为纯小数0.x6x5x4x3x2x1(其中x3x2x1一般取0，实际被除数为0.x6x5x4。当x3x2x1不取0时，即可实现被除数是7位含符号位的除法)，除数为四位含符号位的纯小数0.y3y2y1，商为0.q3q2q1。
2、输入为两个4位（含符号位）的原码，输出的商是含符号位的四位原码。
3、为输入和输出数据增加指示灯或者数码显示功能，并思考余数的符号和真值应为多少。
要求：
11、能够正确输入两个4位（含符号位）的原码，并通过计算得到正确的结果。
2、验证结果，输入两个均为原码的数据，验证得到正确的仿真结果。
3、通过指示灯或者数码管显示为输入和输出的数据。
2. 数据结构与算法课设
数据结构与算法课设，我只做过同学录信息管理系统方案设计，其他题目没去做。
2.1 同学录信息管理系统方案设计
同学录信息管理系统方案设计
【问题描述】
采用二叉树存储结构，建立二叉树同学录信息管理系统；实现对同学录的输出和查找，基于查找实现对同学录的修改和新增成员；采用递归的方式进行遍历搜索，从而实现对满足条件的某条同学信息的删除操作。
【基本要求】
一个完整的系统应具有以下功能：
（1）可以通过键盘录入本班同学的基本信息（或通过记事本读入），并输出同学录信息。
（2）可按照学号、性别、姓名、电话查询同学录信息。
（3）可根据学号、姓名、电话为索引修改同学录信息。
（4）可添加新同学信息。
（5）可按照姓名、电话为索引删除同学录信息。
（6）退出系统。
【测试数据】
以本班同学的基本信息为测试数据，包括学号、姓名、性别、电话等。
【实现提示】
利用二叉链树存储结构存储数据,完成二叉树的建立,遍历,查找,新增,修改,删除等。