在tools 下面选中project settings。
然后选targat language为VHDL 。
这样就会生成一个以VHDL语言为模板的ip。
转载：https://zhidao.baidu.com/question/2078274187164889428.html?qbl=relate_question_1&word=vivado%C9%E8%D6%C3IP%BA%CB%C9%FA%B2%FAVerilog
在tools 下面选中project settings。
然后选targat language为VHDL 。
这样就会生成一个以VHDL语言为模板的ip。
转载：https://zhidao.baidu.com/question/2078274187164889428.html?qbl=relate_question_1&word=vivado%C9%E8%D6%C3IP%BA%CB%C9%FA%B2%FAVerilog