你猜我猜的经验-电源

1，开关电源设计中电感的选择
深入剖析电感电流――DC/DC 电路中电感的选择
在降压转换中， 电感的一端是连接到 DC 输出电压。 另一端通过开关频率切换连接到输入电压或 GND。

 在状态 1 过程中， 电感会通过（高边 “high-side” ） MOSFET 连接到输入电压。 在状态 2 过程中，电感连接到 GND。 由于使用了这类的控制器， 可以采用两种方式实现电感接地： 通过二极管接地或通过（低边“low-side” ） MOSFET 接地。 如果是后一种方式， 转换器就称为“同步（synchronus） ”方式。

现在再考虑一下在这两个状态下流过电感的电流是如果变化的。 在状态 1 过程中， 电感的一端连接到输入电压， 另一端连接到输出电压。 对于一个降压转换器， 输入电压必须比输出电压高， 因此会在电感上形成正向压降。 相反， 在状态 2 过程中， 原来连接到输入电压的电感一端被连接到地。 对于一个降压转换器， 输出电压必然为正端， 因此会在电感上形成负向的压降。我们利用电感上电压计算公式：
V=L(dI/dt)

因此， 当电感上的电压为正时（状态 1） ， 电感上的电流就会增加； 当电感上的电压为负时（状态 2），电感上的电流就会减小。 通过电感的电流如图 2 所示：

 通过上图我们可以看到， 流过电感的最大电流为 DC 电流加开关峰峰电流的一半。 上图也称为纹波电流。 根据上述的公式， 我们可以计算出峰值电流：

 其中， ton 是状态 1 的时间， T 是开关周期（开关频率的倒数） ， DC 为状态 1 的占空比。
警告： 上面的计算是假设各元器件（MOSFET 上的导通压降， 电感的导通压降或异步电路中肖特基二极管的正向压降） 上的压降对比输入和输出电压是可以忽略的。如果， 器件的下降不可忽略， 就要用下列公式作精确计算：
同步转换电路：

 其中， Rs 为感应电阻阻抗加电感绕线电阻的阻。 Vf 是肖特基二极管的正向压降。 R 是 Rs 加 MOSFET导通电阻， R=Rs+Rm。

电感磁芯的饱和度 ：

很容易会知道， 随着通过电感的电流增加， 它的电感量会减小。 这是由于磁芯材料的物理特性决定 的。 电感量会减少多少就很重要了：如果电感量减小很多， 转换器就不会正常工作了。 当通过电感的电流大到电感失效的程度， 此时的电流称为“饱和电流” 。 这也是电感的基本参数。

实际上， 转换电路中的开关功率电感总会有一个“软” 饱和度。 要了解这个概念可以观察实际测量的电感 Vs DC 电流的曲线：

 当电流增加到一定程度后， 电感量就不会急剧下降了， 这就称为“软” 饱和特性。 如果电流再增加，电感就会损坏了。
注意： 电感量下降在很多类的电感中都会存在。 例如： toroids， gapped E-cores 等。 但是， rod core电感就不会有这种变化。

有了这个软饱和的特性， 我们就可以知道在所有的转换器中为什么都会规定在 DC 输出电流下的最小电感量； 而且由于纹波电流的变化也不会严重影响电感量。 在所有的应用中都希望纹波电流尽量的小，因为它会影响输出电压的纹波。 这也就是为什么大家总是很关心 DC 输出电流下的电感量， 而会在 Spec 中忽略纹波电流下的电感量。

电感是开关电源中常用的元件， 由于它的电流、 电压相位不同， 所以理论上损耗为零。 电感常为储能元件， 也常与电容一起用在输入滤波和输出滤波电路上， 用来平滑电流。 电感也被称为扼流圈，特点是流过其上的电流有“很大的惯性” 。 换句话说， 由于磁通连续特性， 电感上的电流必须是连续的， 否则将会产生很大的电压尖峰。电感为磁性元件， 自然有磁饱和的问题。 有的应用允许电感饱和， 有的应用允许电感从一定电流值开始进入饱和， 也有的应用不允许电感出现饱和， 这要求在具体线路中进行区分。 大多数情况下，电感工作在“线性区” ， 此时电感值为一常数， 不随着端电压与电流而变化。 但是， 开关电源存在一个不可忽视的问题， 即电感的绕线将导致两个分布参数(或寄生参数)， 一个是不可避免的绕线电阻，另一个是与绕制工艺、 材料有关的分布式杂散电容。 杂散电容在低频时影响不大， 但随频率的提高而渐显出来， 当频率高到某个值以上时， 电感也许变成电容特性了。 如果将杂散电容“集中” 为一个电容， 则从电感的等效电路可以看出在某一频率后所呈现的电容特性。

当分析电感在线路中的工作状况或者绘制电压电流波形图时， 不妨考虑下面几个特点：
1. 当电感 L 中有电流 I 流过时， 电感储存的能量为： E＝0.5×L×I2 (1)
2. 在一个开关周期中， 电感电流的变化(纹波电流峰峰值)与电感两端电压的关系为： V＝(L×di)/dt (2)由此可看出， 纹波电流的大小跟电感值有关。
3. 就像电容有充、 放电电流一样， 电感器也有充、 放电电压过程。 电容上的电压与电流的积分(安·秒)成正比， 电感上的电流与电压的积分(伏·秒)成正比。 只要电感电压变化， 电流变化率 di/dt 也将变化；
正向电压使电流线性上升， 反向电压使电流线性下降。计算出正确的电感值对选用合适的电感和输出电容以获得最小的输出电压纹波而言非常重要。从图 1 可以看出， 流过开关电源电感器的电流由交流和直流两种分量组成， 因为交流分量具有较高的
频率， 所以它会通过输出电容流入地， 产生相应的输出纹波电压 dv=di×RESR。 这个纹波电压应尽可能低， 以免影响电源系统的正常操作， 一般要求峰峰值为 10mV~500mV。

 纹波电流的大小同样会影响电感器和输出电容的尺寸， 纹波电流一般设定为最大输出电流的10%~30%， 因此对降压型电源来说， 流过电感的电流峰值比电源输出电流大 5%~15%。

降压型开关电源的电感选择
为降压型开关电源选择电感器时， 需要确定最大输入电压、 输出电压、 电源开关频率、 最大纹波电流、占空比。 下面以图 2 为例说明降压型开关电源电感值的计算， 首先假设开关频率为 300kHz、 输入电
压范围 12V±10%、 输出电流为 1A、 最大纹波电流 300mA。

 最大输入电压值为 13.2V， 对应的占空比为： D＝Vo/Vi＝5/13.2＝0.379 (3)
其中， Vo 为输出电压、 Vi 为输出电压。 当开关管导通时， 电感器上的电压为： V＝Vi－Vo＝8.2V (4)
当开关管关断时， 电感器上的电压为：
V＝-Vo－Vd＝-5.3V (5)
dt＝D/F (6)

 升压型开关电源的电感选择
对于升压型开关电源的电感值计算， 除了占空比与电感电压的关系式有所改变外， 其它过程跟降压型开关电源的计算方式一样。 以图 3 为例进行计算， 假设开关频率为 300kHz、 输入电压范围 5V±10%、

输出电流为 500mA、 效率为 80%， 则最大纹波电流为 450mA， 对应的占空比为： D＝1－Vi/Vo＝1－5.5/12＝0.542 (7)
D=1-23.76/36=34%

 当开关管导通时， 电感器上的电压为： V＝Vi＝5.5V (8)23.76
当开关管关断时， 电感器上的电压为： V＝Vo＋Vd－Vi＝6.8V (9) 12.54
把公式 6/7/8 代入公式 2 得出：

 359uH（最大纹波电流为 0.542 的情况下）
161.568uH（最大纹波电流为 1A 的情况下）
请注意， 升压电源与降压电源不同， 前者的负载电流并不是一直由电感电流提供。 当开关管导通时，电感电流经过开关管流入地， 而负载电流由输出电容提供， 因此输 出电容必须有足够大的储能容量
来提供这一期间负载所需的电流。 但在开关管关断期间， 流经电感的电流除了提供给负载， 还给输出电容充电。
一般而言， 电感值变大， 输出纹波会变小， 但电源的动态响应也会相应变差， 所以电感值的选取可以根据电路的具体应用要求来调整以达到最理想效果。 开关频率的提 高可以让电感值变小， 从而让电
感的物理尺寸变小， 节省电路板空间， 因此目前的开关电源有往高频发展的趋势， 以适应电子产品的体积越来越小的要求。

2，控制 EMC 的主要方法
时钟速度的提升加上高频率总线以及更高的接口数据速率使得 PC 电路板设计的挑战性显著提高。 工程师必须超越板上实际逻辑的设计， 还要考虑其它可能影响电路的因素， 包括电路板的尺寸、 环境噪
声、 功耗和电磁兼容性(EMC)等。 硬件工程师应在 PC 电路板设计阶段解决 EMC 问题， 确保系统不会受到 EMC 故障的影响。
良好的接地设计
低电感接地系统是最大限度减少 EMC 问题的最重要因素。 最大限度地增加 PC 电路板上的接地面积可降低系统接地电感， 进而减少电磁辐射和串扰。 串扰可存在于电路板上的任何两条布线之间， 取决于
互电感和互电容， 与布线之间的距离、 边缘速率和布线阻抗成正比。
在数字系统中， 互电感产生的串扰通常大于互电容产生的串扰。 通过增加布线之间的间距或减少到接地层的距离可降低互电感。
信号连接到地的方法各种各样。 组件随机连接到接地点的电路板设计会生成高接地电感， 并引发不可避免的 EMC 问题。 我们建议采用全铺地层， 这能在电流返回源极时最大限度地减小阻抗， 不过接地层
还需要专用的 PC 电路板层， 这对于双层电路板而言或许是不现实的。
因此， 我们建议设计人员采用接地栅格， 如图 1a 所示。 在此情况下， 接地的电感取决于栅格之间的间距。

此外， 信号返回系统接地的方式也很重要。 信号路径如果较长， 就会产生接地回路， 进而形成天线并辐射能量。 因此， 所有将电流带回源极的布线都应选择最短路径， 而且应直接到接地层。

 连接所有不同接地并将它们连接到接地层的做法并不可取， 这不但会增加电流回路的大小， 而且会增加接地反弹的可能性。 图 1b 给出了将组件连接到接地层的推荐方法。
减少 EMC 相关的问题还有一个好方法， 就是让接地与电路板的完整边缘拼接在一起， 形成法拉第笼，从而不会把任何信号路由到界限之外(图 1c)。 这种方法能把电路板的辐射限制在界限以内区域， 避
免外部辐射干扰电路板上的信号。

从 EMC 的角度来看， 各层的适当安排也很重要。 如果使用的层数超过两层， 那么要用一个完整的层作为接地层。 如果采用四层电路板， 那么接地层下面的一层应作为电源层。 必须注意接地层的位置应在
高频信号布线和电源层之间。 如果使用双层电路板， 完整的接地层不可能实现， 那么可采用接地栅格。如果不使用单独的电源层， 那么接地布线应与电源布线平行， 以确保电源清洁。

布局指南
为了让设计免受 EMC 的影响， 电路板上的组件必须根据功能进行分类(模拟、 数字、 电源部分、 低速 电路、 高速电路等)。 每类的布线应在指定区域内。 在子系统的边界处应使用滤波器。

对于这种信号而言， 工程师必须避免在电路板边缘或附近连接器处使用过孔或布线。 此外， 信号还必须远离电源层， 因为这会引起电源层噪声。 传输差分信号的布线应尽量靠近彼此， 从而可最有效地发
挥磁场消除功能。

从源极向器件传输时钟信号的布线应有匹配终端， 只要阻抗不匹配， 就会出现信号反射问题。 如果不注意处理反射信号问题， 大量能量就会辐射出去。 不同形式的有效终端包括源点、 端点和 AC 终端等。

从源极向器件传输时钟信号的布线应有匹配终端， 只要阻抗不匹配， 就会出现信号反射问题。 如果不注意处理反射信号问题， 大量能量就会辐射出去。 不同形式的有效终端包括源点、 端点和 AC 终端等。

由于返回电流总沿着最低电抗的路径走， 因此传输电流的接地布线应靠近传输相关信号的布线， 从而保持电流回路尽可能的短。

传输模拟信号的布线应与高速或开关信号分开， 而且必须用接地信号进行保护。 必须始终采用低通滤波器来去除周边模拟布线耦合的高频噪声。

此外， 模拟和数字子系统的接地层不能共享。

电路板外的注意事项
电源上的任何噪声都可能影响工作中的器件功能。 通常来说， 耦合在电源上的噪声频率高， 因此需要旁路电容或去耦电容进行滤波。
去耦电容为电源层到接地的高频电流提供低阻抗路径。 电流流经路径至接地， 这个路径形成了接地回路。该路径应保持尽可能低的电平， 为此可让去耦电容尽可能地靠近 IC。 具有低等效串行电感的多个电容可用来提高去耦效果。
许多 EMC 相关的问题都是由传输数字信号的电缆造成的， 这些电缆实际发挥着高效天线的作用。 理想情况下， 进入电缆的电流会在另一端流出， 但实际上寄生电容和电感会造成辐射问题。采用双绞线电缆有助于最大限度地减小耦合问题， 可消除任何感应磁场。 如果使用带状电缆， 就必须提供多个接地返回路径。 对于高频信号而言， 必须使用屏蔽电缆， 而且接地屏蔽要连接在电缆的头尾处。
最后， 屏蔽不是电气解决方案， 而是一种降低 EMC 的机械方法。 金属封装(导电和/或磁性材料)可用来避免系统发出 EMI。 我们可用屏蔽覆盖整个系统或部分系统， 具体取决于相关要求。屏蔽就是一种封闭导电容器的形式， 可连接于接地， 能通过吸收和反射部分辐射有效减小回路天线的尺寸。 这样， 屏蔽也能作为两区之间的分割， 减弱一区向另一区的 EM 能量辐射。 屏蔽通过减弱辐射波的 E 场和 H 场来降低 EMI。

高频电流环路面积 S 越大, EMI 辐射越严重。
高频信号电流流经电感最小路径。 当频率较高时， 一般走线电抗大于电阻， 连线对高频信号就是电感，串联电感引起辐射。 电磁辐射大多是 EUT 被测设备上的高频电流环路产生的， 最恶劣的情况就是开路
之天线形式。 对应处理方法就是减少、 减短连线， 减小高频电流回路面积， 尽量消除任何非正常工作需要的天线， 如不连续的布线或有天线效应之元器件过长的插脚。 减少辐射骚扰或提高射频辐射抗干
扰能力的最重要任务之一， 就是想方设法减小高频电流环路面积 S。 环路电流频率 f 越高， 引起的 EMI 辐射越严重， 电磁辐射场强随电流频率 f 的平方成正比增大。减少辐射骚扰或提高射频辐射抗干扰能力的最重要途径之二， 就是想方设法减小骚扰源高频电流频率 f， 即减小骚扰电磁波的频率 f。

PCB 的 EMC 设计；
对于产品的成功与否， PCB 的 EMC 设计是重要的一环。 PCB 设计不合理， 会产生无法补救的后果；PCB 良好的 EMC 设计， 有事半功倍的效果。 PCB 的 EMC 设计应遵循以下内容：
a） 尽量减小所有的高速信号及时钟信号线构成的环路面积， 连接线要尽可能短， 并使信号线紧邻地回路；
b） 使用小型化器件和多层线路板， 多层印制板可紧缩布线空间， 高频特性好， 容易实现 EMC；
c） 印制板层数选择考虑关键信号的屏蔽和隔离要求， 先确定所需信号层数， 然后考虑成本的前提下，增加地平面和电源层是 PCB EMC 设计最好的措施之一；
d） 印制板分层原理与布置印刷电路、 布置排线的原理一样， 元件面下面为地平面， 关键电源平面与其对应的地平面相邻， 相邻层的关键信号不跨区， 所有的信号层特别是高速信号、 时钟信号与地平面
相邻， 尽量避免两信号层相邻；
e） 个别电源层、 地层不能作为一个连续的平面时， 采用多网孔连接形成地格蜂窝网， 有效减小电流环路面积， 减小公共阻抗 R， 加大信号与地层分布电容；
f） 线路板布线设计时顺序考虑： 电源和地/时钟线/信号线， 布线应该短、 直、 粗、 匀， 不要直角和突变， 应有“之” 字形， 用圆角代替尖锐走线， 尽可能加宽电源和地的布线， 电源和地层的分割，
尽量符合微带线和带状线要求；
g） 走线尽可能远离骚扰源， 布线考虑铁氧体材料的使用， 预留磁珠和贴片滤波器的位置， 以备按需加减 ；
电与接地、 高速信号线路及内部线缆的 EMC 设计； PCB 的 EMC 设计中也提到供电与接地、 高速信号 线路的 EMC 设计， 此外， 还应遵循以下内容：
a） 芯片间使用低阻抗地连接（地平面） ， 不同芯片供电脚间阻抗尽量小， 芯片供电脚（意思是离芯片供电 脚很近的供电线上） 与地间接高频旁路电容， 供电布线预留磁珠和贴片滤波器的位置， 以备
按需加减；
b) 布线、 I/O 排线的核心原则就是减小电流环面积 S,布置排线的原理与印制板分层原理一样， 关键电源线与其对应的地线相邻， 所有的信号层特别是高速信号、 时钟信号线与地线相邻， 尽量避免两信
号线相邻；
c) 为避免接地线长度过长（接近λ/4） ， 可采用多点就近接地， 接地线高频阻抗要小；
d) 减小电缆的天线效应及减小偶极子天线效应， 跨线、 I/O 排线采用屏蔽性能好的线缆， 内导线采用多股双绞线， 使空间场互抵， 屏蔽层可作为回线；
e) 机内采用屏蔽线防止感应噪声；
f) 波器的输入输出线应拉开距离， 忌并行走线， 以免影响滤波效果;
h) I/O 接口注意高速电路阻抗匹配， 减小、 消除反射；
屏蔽设计； 屏蔽好的要求有三： 完整的电连续体； 滤波措施； 良好的接地。对于信息技术 IT 类设备,当主板及配置选定的情况下, 提高整机的屏蔽效果和各个部分的隔离效果
非常重要， 尤其个人计算机和液晶显示器。 这里只说屏蔽设计:
a) 计算机机壳内骚扰场强较大， 机壳塑料部分未涂导 电材料或所涂导电材料不佳， 机箱有孔洞、 缝隙， 不是一个完整电连续体， 进出线滤波不好， 最终都可导致辐射骚扰超出限值。 机箱为了更好屏蔽
电磁辐射， 既能照顾到机箱的散热需求， 又能有效地防止 磁波的衍射， 开孔尺寸一般不超过 4mm；
b) 根据产品实际进行屏蔽设计， 端口、 通风孔、 孔洞、 连接缝隙的屏蔽性都是值得考虑的因素;
c) 液晶显示器为了更好屏蔽电磁辐射可以采用喷涂导电材料的外壳（接缝处要喷涂导电材料） ；
d) 为了将辐射减到最小， 尽量使用通过了 CQC（EMC 方面） 自愿认证的机箱；
e) 为保证机箱的密封性， 要使用精密模具冲压成型， 设计适当的弹点和卷边；
f) 变压器加静电屏蔽及接地等
输入/输出的滤波设计电源线滤波和信号线滤波的重要性并不亚于机箱屏蔽， 滤波关键是针对 EMC要求， 兼顾达标和经济的原则。 在 I/O 接口部位， 一般采用高频滤波效果好、 安装简单的滤波连接器。
在电缆上缠绕或套用铁氧体磁环也能起到一定的滤波吸波作用。 设计或使用信号线滤波器时， 滤波器的截止频率须高于电缆上要传输的信号频率。
a） 传导骚扰问题处理的方法主要是低通滤波。 在１ＭＨｚ以上时， 传导发射问题通常是由辐射发射的耦合而引起的， 须综合运用抑制传导发射和辐射发射的技术措施， 如屏蔽、 去耦和滤波。
b） 滤波电路的衰减性能与源和负载的阻抗关系很大， 失配越大， 滤波器衰减电磁骚扰的效果越好。大多数情况下， 电源线表现为低阻抗， 则滤波器的输入端应为高阻抗。 另一方面， 设备既可能为高阻
抗， 也可能为低阻抗。 对于线性电源高阻抗， 为获得阻抗失配， 负载端应设计为低阻抗。 对于开关电源和同步电机这样的低阻抗设备， 负载端设计为高阻抗。
c） 减共模和差模电容， 加减共模和差模线圈， 调整电容参数和线圈匝数， 共模和差模插入损耗对频率的曲线都可改变。 滤波器的泄漏电流是指相线和中线与外壳地之间流过的电流。 它主要取决于连接
在相线与地和中线与地间的共模电容。 共模电容的容量越大， 共模阻抗越小， 共模骚扰抑制效果越好，但安全标准规定泄漏电流不能过大。
d） 电源滤波器安装位置应靠近电源线入口处， 如能 做成与接口一体化更好。 对于金属屏蔽机箱，选用独立电源屏蔽滤波器， 安装在电源线入口处， 并确保滤波器外壳与设备机箱（地） 良好电接触，
这样的效果是最好的。 滤波器接地通常固定在电缆出口处的公共地金属构件上。
3，以隔离式 DC/DC 变换器为例， 讨论开关电源的电磁兼容性设计：
1. DC/DC 变换器输入滤波电路的设计
如图所示， FV1 为瞬态电压抑制二极管， RV1 为压敏电阻， 都具有很强的瞬变浪涌电流的吸收能力， 能很好的保护后级元件或电路免遭浪涌电压的破坏。 Z1 为直流 EMI 滤波器， 必须良好接地， 接
地线要短， 最好直接安装在金属外壳上， 还要保证其输入、 输出线之间的屏蔽隔离， 才能有效的切断传导干扰沿输入线的传播和辐射干扰沿空间的传播。 L1、 C1 组成低通滤波电路， 当 L1 电感值较大时，
还需增加如图所示的 V1 和 R1 元件， 形成续流回路吸收 L1 断开时释放的电场能， 否则 L1 产生的电压尖峰就会形成电磁干扰， 电感 L1 所使用的磁芯最好为闭合磁芯， 带气隙的开环磁芯的漏磁场会形成
电磁干扰， C1 的容量较大为好， 这样可以减小输入线上的纹波电压， 从而减小输入导线周围形成的电磁场。

 2.高频逆变电路的电磁兼容设计， 如图所示， C2、 C3、 V2、 V3 组成的半桥逆变电路， V2、 V3 为 IGBT、MOSFET 等开关元件， 在 V2、 V3 开通和关断时， 由于开关时间很快以及引线电感、 变压器漏感的存在，回路会产生较高的 di/dt、 dv/dt 突变， 从而形成电磁干扰， 为此在变压器原边两端增加 R4、 C4 构成的吸收回路， 或在 V2、 V3 两端分别并联电容器 C5、 C6， 并缩短引线， 减小 ab、 cd、 gh、 ef 的引线电感。 在设计中， C4、 C5、 C6 一般采用低感电容， 电容器容量的大小取决于引线电感量、 回路中电流值以及允许的过冲电压值的大小， LI2/2=C△V2/2 公式求得 C 的大小， 其中 L 为回路电感， I 为回路电流， △V 为过冲电压值。 为减小△V， 就必须减小回路引线电感值， 为此在设计时常使用一种叫“多层低感复合母排” 的装置，好的母排可 达 10nH级， 从而达到减小高频逆变回路电磁干扰的目的。

从电磁兼容性设计角度考虑， 应尽量降低开关管 V2、 V3 的开关频率， 从而降低 di/dt、 dv/dt值。 另外使用 ZCS 或 ZVS 软开关变换技术能有效降低高频逆变回路的电磁干扰。 在大电流或高电压下
的快速开关动作是产生电磁噪声的根本， 因此尽可能选用产生电磁噪声小的电路拓扑， 如在同等条件下双管正激拓扑比单管正激拓扑产生电磁噪声要小， 全桥电路比半桥电路产生电磁噪声要小。 如图所
示增加吸收电路后开关管上的电流、 电压波形与没有吸收回路时的波形比较。

 

 3.高频变压器的电磁兼容设计
在高频变压器 T1 的设计时， 尽量选用电磁屏蔽性较好的磁芯材料。如图所示， C7、 C8 为匝间耦合电路， C11 为绕组间耦合电容， 在变压器绕制时， 尽量减小分布电容 C11， 以减小变压器原边的高频干扰耦合到次边绕组。 另外为进一步减小电磁干扰， 可在原、 次边绕组间增加一个屏蔽层， 屏蔽层良好接地， 这样变压器原、 次边绕组对屏蔽层间就形成耦合电容 C9、C10， 高频干扰电流就通过 C9、 C10 流到大地。由于变压器是一个发热元件， 较差的散热条件必然导致变压器温度升高， 从而形成热辐射， 热辐射是以电磁波形式对外传播， 因此变压器必须有很好的散热条件。 通常将高频变压器封装在一个铝壳
盒内， 铝盒还可安装在铝散热器上， 并灌注电子硅胶， 这样变压器即可形成较好的电磁屏蔽， 还可保证有较好的散热效果， 减小电磁辐射。

 5. 输出整流电路电磁兼容设计

如图所示为输出半波整流电路， V6 为整流二极管， V7 为续流二极管， 由于 V6、 V7 工作于高频开关状态， 因此输出整流电路的电磁干扰源主要是 V6 和 V7， R5、 C12 和 R6、 C13 分别连接成 V6、 V7
的吸收电路， 用于吸收其开关动作时产生的电压尖峰， 并以热的形式在 R5、 R6 上消耗。 减少整流二极管的数量就可减小电磁干扰的能量， 因此同等条件下， 采用半波整流电路比采用全波整流和全桥整
流产生的电磁干扰要小。 为减小二极管的电磁干扰， 必须选用具有软恢复特性的、 反向恢复电流小、反向恢复时间短的二极管器件。 从理论上讲， 肖特基势垒二极管（SBD） 是多数载流子导流， 不存在
少子的存储与复合效应， 因而也就不会有反向电压尖峰干扰， 但实际上对于较高反向工作电压的肖特基二极管， 随着电子势垒厚度的增加， 反向恢复电流会增大， 也会产生电磁噪声。 因此在输出电压较
低的情况下选用肖特基二极管作直流二极管产生的电磁干扰会比选用其它二极管器件要小。

 6. 输出直流滤波电路的电磁兼容设计
输出直流滤波电路主要用于切断电磁传导干扰沿导线向输出负载端传播， 减小电磁干扰在导线周围的电磁辐射。

 如图所示， L2、 C17、 C18 组成的 LC 滤波电路， 能减小输出电流、 电压纹波的大小， 从而减小通过辐射传播的电磁干扰， 滤波电容 C17、 C18 尽量采用多个电容并联， 减小等效串联电阻， 从而减小
纹波电压， 输出电感 L2 值尽量大， 减小输出纹波电流的大小， 另外电感 L2 最好使用不开气隙的闭环磁芯， 最好不是饱和电感。 在设计时， 我们要记住， 导线上有电流、 电压的变化， 在导线周围就有变
化的电磁场， 电磁场就会沿空间传播形成电磁辐射。C19 用于滤除导线上的共模干扰， 尽量选用低感电容， 且接线要短， C20、 C21、 C22、 C23 用于滤除输出线上的差模干扰， 宜选用低感的三端电容， 且接地线要短， 接地可靠。Z3 为直流 EMI 滤波器， 根据情况使用或不使用， 是采用单级还是多级滤波器， 但要求 Z3 直接安装在金属机箱上， 最好滤波器输入、 输出线能屏蔽隔离。

 7. 接触器、 继电器等其它开关器件电磁兼容设计
继电器、 接触器、 风机等在掉电后， 其线圈将产生较大的电压尖峰， 从而产生电磁干扰， 为此在直流线圈两端反并联一个二极管或 RC 吸收电路， 在交流线圈两端并联一个压敏电阻用于吸收线圈掉
电后产生的电压尖峰。 同时要注意如果接触器线圈电源与辅助电源的输入电源为同一个电源， 之间最好通过一个 EMI 滤波器。 继电器触头动作时也将产生电磁干扰， 因此要在触头两端增加 RC 吸收回路。

8. 开关电源箱体结构的电磁兼容设计
材料选择： 没有“磁绝缘” 材料， 电磁屏蔽是利用“磁短路” 的原理， 来切断电磁干扰在设备内部与外界空气中的传播路径。在进行开关电源的箱体结构设计时，要充分考虑对电磁干扰的屏蔽效能，
对于屏蔽材料的选择原则是， 当干扰电磁场的频率较高时， 选用高电导率的金属材料， 屏蔽效果较好；当干扰电磁波的频率较低时， 要采用高导磁率的金属材料， 屏蔽效果较好； 在某些场合下， 如果要求
对高频和低频电磁场都具有良好的屏蔽效果时， 往往采用高电导率和高导磁率的金属材料组成多层屏蔽体。
孔洞、 缝隙、 搭接处理方法：
采用电磁屏蔽方法无需重新设计电路， 便可达到很好的电磁兼容效果。 理想的电磁屏蔽体是一个无缝隙、 无孔洞、 无透入的导电连续体， 低阻抗的金属密封体， 但是一个完全密封的屏蔽体是没有实
用价值的， 因为在开关电源设备中， 有输入、 输出线过孔、 散热通风孔等孔洞， 以及箱体结构部件之间的搭接缝隙， 如果不采取措施将会产生电磁泄漏， 使箱体的屏蔽效能降低、 甚至完全丧失。 因此在
开关电源箱体设计时， 金属板之间的搭接最好采用焊接， 无法焊接时要使用电磁密封垫或其它的屏蔽材料， 箱体上的开孔要小于要屏蔽的电磁波的波长的 1/2， 否则屏蔽效果将大大降低； 对于通风孔，
在屏蔽要求不高时可以使用穿孔金属板或金属化丝网， 在要求既要屏蔽效能高， 又要通风效果好时选用截至波导管等方法， 提高屏蔽体的屏蔽效能。 如果箱体的屏蔽效能仍无法满足要求时， 可以在箱体
上喷涂屏蔽漆。 除了对开关电源整个箱体的屏蔽之外， 还可以对电源设备内部的元件、 部件等干扰源或敏感设备进行局部屏蔽。
在进行箱体结构设计时， 针对设备上所有会受到静电放电试验的部分， 设计出一条低阻抗的电流泄放路径， 箱体必须有可靠的接地措施， 并且要保证接地线的载流能力， 同时将敏感电路或元件远离
这些泄放回路， 或对其采用电场屏蔽措施。 对于结构件的表面处理， 一般主要电镀银、 锌、 镍、 铬、锡， 这需要从导电性能、 电化学反应、 成本及电磁兼容性等多方面考虑后做出选择。

 9. 元器件布局与布线中的电磁兼容设计：
对于开关电源设备内部元器件的布局必须整体考虑电磁兼容性的要求， 设备内部的干扰源会通过辐射和串扰等途径影响其它元件或部件的工作， 研究表明， 在离干扰源一定距离时， 干扰源的能量将
大大衰减， 因此合理的布局有利于减小电磁干扰的影响。

EMI 输入输出滤波器最好安装在金属机箱的入口处， 并保证其输入线与输出线电磁环境的屏蔽隔离。 敏感电路或元件要远离发热源。
对于开关电源产品， 我们一般须遵守以下布线原则：
9.1 主电路输入线与输出线分开走线。
9.2 EMI 滤波器输入线与输出线分开走线。
9.3 主电路线与控制信号线分开走线。
9.4 高压脉冲信号线最好分开单独走线。
9.5 分开布线的原则是避免平行走线， 可以垂直交叉， 线束之间距离在 20mm 以上。
9.6 电缆不要贴着金属外壳和散热器走线， 保证一定距离。
9.7 双绞线、 同轴电缆及带状电缆在 EMC 设计中的使用

 双绞线、 同轴电缆都能有效的抑制电磁干扰。 在脉冲信号传输线路中常使用双绞线， 控制辅助电源线和传感器信号线最好用双绞屏蔽线。 因为双绞线两根线之间有很小的回路面积， 而且双绞线的每
两个相邻的回路上感应出的电流具有大小相等、 方向相反， 产生的磁场相互抵消， 这样就可以减小因辐射引起的差模干扰， 不过双绞线绞合的圈数最好为偶数， 且每单位波长所绞合的圈数愈多， 消除耦
合的效果愈好。 使用时注意双绞线和同轴电缆两端不能同时接地， 只能单端接地， 而对屏蔽线， 屏蔽层两端接地能既能屏蔽电场还能屏蔽磁场， 单端接地只能屏蔽电场。 使用同轴电缆时还要注意， 其屏
蔽层必须完全包覆信号线接地， 即接头与电缆屏蔽层必须 3600 搭接， 才能有效屏蔽电磁场， 如图所示， 信号线裸露部分仍可以与外界形成互容耦合， 降低屏蔽效能。带状电缆适合于短距离的信号传输， 我们知道为了降低差模信号的电磁辐射， 必须减小信号线和信号回流线所形成的回路面积， 因此在设计带状电缆布局时， 最好将信号线与接地线间隔排列。 如图所示， 其中 S 为信号线， G 为信号地线。

 10． 元器件的选择

热传播的方式有传导、 对流和辐射， 热辐射是以电磁波的形式向空中传播的， 热传导也会向周围其它元件传导热量， 这些都会影响其它元器件或电路的正常工作， 因此从元器件热设计方面考虑要尽
量留有较大余量， 以降低元器件的温升及器件表面的温度， 除元器件对温升有特殊要求外， 一般开关电源要求内部元件温度小于 90℃， 内部环境温度不超过 65℃， 以减小热辐射干扰。对数字集成电路， 从电磁兼容性角度看应多选用高噪声容限的 CMOS 器件代替低噪声容限的 TTL 器件。尽量使用低速、 窄带元件和电路。选用分布电感较小的 SMP 元件， 选用高频特性好、 等效串联电感低的陶瓷介质电容器、 高频无感电容器、 三端电容器和穿心电容器等作滤波电容。
11.控制电路及 PCB 的电磁兼容设计
信号地是指信号电流流回信号源的一条低阻抗路径。在设计中往往由于接地方法不恰当而产生地环路干扰和公共阻抗耦合干扰。 因此要合理选用接地方式， 接地的方式有单点接地、 多点接地和混合
接地。
地环路干扰： 常发生在通过较长电缆连接， 地相距较远的设备之间。 原因是由于地环路电流的存在， 使两个设备的地电位不同。 通常用光电耦合器或隔离变压器进行“地” 隔离， 消除地环路干扰。
由于隔离变压器绕组之间寄生电容较大， 即使采取屏蔽措施的隔离变压器通常也只用于 1MHZ 以下的信号隔离， 超过 1MHZ 时多采用光电耦合器隔离。
公共阻抗耦合： 当两个电路的地电流流过一个公共阻抗时， 就会发生公共阻抗耦合。 由于地线是信号回流线， 一个电路的工作状态必然会影响地线电压， 当两个电路共用一段地线时， 地线的电压就
会同时受到两个电路工作状态的影响。可见无论是地环路干扰还是公共阻抗耦合问题都是由于地线阻抗引起的， 因此在设计时一定要考虑尽量降低地线阻抗与感抗。
如何减小控制电源噪声： 电源线上有电流突变， 就会产生噪声电压。 在靠近芯片的位置增加解耦电容， 能有效减小噪声。 如果是高频电流负载， 则采用多个同容量的高频电容和无感电容并联能获得
更好的效果。 注意电容容量并非越大越好， 主要根据其谐振频率、 提供脉冲电流频率来选择。印制板合理的布置地线将能有效的减小印制板的辐射以及提高其抗辐射干扰能力， 请注意
l 布置地线网络： 在双面板的两面布置最多的平行地线。
l 对于一些关键信号（如脉冲信号和对外界较敏感的电平信号） 的地线的布置必须尽量缩小引线长度， 减小信号的回流面积。 如果是双面板， 地线和信号线可以在印制板两面并联平行走线。
l 若是多层线路板， 且既有数字地又有模拟地， 则数字地和模拟地必须布置在同一层， 减小它们之间的耦合干扰。
l 在实际电路中常发生公共阻抗耦合， 因此要根据实际情况选择正确的接地方式。
12.其它方法
12.1.IGBT， MOSFET 等开关元件的驱动脉冲信号增加一个-5V～-10V 的负电平， 提高驱动信号的抗干扰能力。 或驱动信号采用光纤传输技术， 光纤适宜于远距离传输， 具有抗干扰能力强的特点。
12.2.通过软件的编程技术， 提高开关电源的抗干扰能力， 为了防止电平信号中的毛刺， 引起软件的误判断及误动作， 可以通过多次采样等数字滤波方法来滤除干扰信号。
4，电源板 Layout 注意点
一、 功率回路部分
功率板中比较重要首当其冲的就是功率回路部分， 在 layout 的时候应该首先要知道所布的功率部分的电路性质， 在电源中功率电路主要分 di/dt 电路和 dv/dt 电路， 这两种电路在布局走线的时候走法是
不一样的。
di/dt 电路因为它的单位时间内电流的变化比较大， 所以这部分电路在走线的时候重点要关注整个电路的环路面积应尽可能的小， 最好是一个环路的走线在不同的层重叠走， 这样电路的环路面积最小，
本身产生的干扰可以自身就耦合掉。
dv/dt 电路它的侧重点就完全不一样， 因为这种电路在单位时间内电压变化会比较大， 所以它容易对外界产生干扰， 所以这种电路在走线的时候铜皮不能太宽， 在满足承载电流的情况下铜皮宽度尽可能
的小， 不同层的重叠区域尽可能小， 敏感信号尽可能远离这些走线。
二、 驱动部分
驱动部分的线首先要考虑整个驱动回路的面积， 要尽可能的小， 要远离干扰源， 离被驱动的部分尽可能的近。 像 MOS 管之类工功率元件的驱动， 在走线的时候要特别注意 G 极和 D 极的走线不要平行走，
因为在大多数情况下 MOS 管的 D 极部分的电路是 dv/dt 的电路， G 极是驱动电路， 如果平行走的话，驱动信号很容易被干扰， 从而导致 MOS 的误动作。
三、 采样信号
在功率板中像一些电压采样和电流采样之类的采样信号也是至关重要的， 因为这些信号准确与否直接关系到控制端， 所有这些采样信号也要尽量避开其他信号， 如果有条件的话这些采样信号可以用差分
采样， 并且在相对应的走线地方能够给他们一个完整的地平面。
四、 地的处理
地的重要性就更不用说了， 无论在哪种板子上， 对于地的处理都是非常重要的。 在功率板中地相对来说会比较复杂， 因为很多时候功率部分走大电流的地、 控制部分一些小电流的地都是共地的， 所以这
时候这些地的处理显的非常重要， 在我的经验中处理好这些地， 关键是选择一个正确的单点连节点，因为每个电源的设计不一样， 所以这个单点连接点的选择也是不一样的， 我在小功率光伏逆变器中一
般都是选择 BUS 电容的一个地管脚， 变频器中我一般是将大电流中的一个电容的地管脚引一根比较粗的走线到开关电源输入端的那个电容的地管脚上， 然后再从这个地管脚引到开关电源后面出来的那
些小电流的地平面上， 当然还有一些别的地， 如晶振的地、 采样的地等， 每个公司的设计规则不一样，走法也不一样， 网上对于地的处理的资料也比较多。
五、 安规
安规在电源产品的设计中是不可或缺的， 对于不同国家不同地区相应的安规法规要求也是有区别的，还有应用环境的污染等级和海拔高度都会对安规要抓的距离有比较大的影响， 所有我们在设计之初一
定要搞清楚上面这些因素， 如果有安规工程师的话可以请他们给出比较专业的爬电和电气间隙的距离， 我们实际 PCBLayout 的时候要特别注意那些金属元件在 PCB 上所在区域， 比如保险丝， 它两头是
金属的中间是非金属， 如果没有座子的话， 保险丝的两头金属的会和 PCB 接触， 所有保险丝周围的表层走线要注意避开这些金属区域。
六、 散热
对于那些功率比较大的系统来说， 散热也是至关重要的， 这个一般情况下要和结构配合好， 在设计之前要了解整体结构的散热方式， 是自然冷却、 风冷还是水冷， 其中风冷又分吸风和吹风， 这些都会对
布局产生比较大的影响。
七、 EMC
主要是一些功率部分的走线宽度尽量不要发生突变，如果需要拐弯，拐弯的地方也尽量做的平和一点，不要突变， 还有就是有时候会有大电流、 小电流、 采样信号中有些虽然是共用一个网络， 但是自
在走线的时候不要共用一个回路， 要分开走， 各走各的回路比较好。
5，详细解析电源滤波电容
电感的阻抗与频率成正比， 电容的阻抗与频率成反比。 所以， 电感可以阻扼高频通过， 电容可以阻扼低频通过.二者适当组合， 就可过滤各种频率信号。 如在整流电路中， 将电容并在负载上或将电感串
联在负载上， 可滤去交流纹波。 电容滤波属电压滤波， 是直接储存脉动电压来平滑输出电压， 输出电压高， 接近交流电压峰值； 适用于小电流， 电流越小滤波效果越好。
电感滤波属电流滤波， 是靠通过电流产生电磁感应来平滑输出电流， 输出电压低， 低于交流电压有效值； 适用于大电流， 电流越大滤波效果越好。 电容和电感的很多特性是恰恰相反的。
一般情况下， 电解电容的作用是过滤掉电流中的低频信号， 但即使是低频信号， 其频率也分为了好几个数量级。 因此为了适合在不同频率下使用， 电解电容也分为高频电容和低频电容（这里的高频是相
对而言） 。
低频滤波电容主要用于市电滤波或变压器整流后的滤波， 其工作频率与市电一致为 50Hz； 而高频滤 波电容主要工作在开关电源整流后的滤波， 其工作频率为几千 Hz 到几万 Hz。 当我们将低频滤波电容
用于高频电路时， 由于低频滤波电容高频特性不好， 它在高频充放电时内阻较大， 等效电感较高。 因此在使用中会因电解液的频繁极化而产生较大的热量。 而较高的温度将使电容内部的电解液气化， 电
容内压力升高， 最终导致电容的鼓包和爆裂。
电源滤波电容的大小， 平时做设计， 前级用 4.7u， 用于滤低频， 二级用 0.1u， 用于滤高频， 4.7uF的电容作用是减小输出脉动和低频干扰， 0.1uF 的电容应该是减小由于负载电流瞬时变化引起的高频
干扰。 一般前面那个越大越好， 两个电容值相差大概 100 倍左右。 电源滤波， 开关电源， 要看你的ESR(电容的等效串联电阻)有多大， 而高频电容的选择最好在其自谐振频率上。 大电容是防止浪涌，
机理就好比大水库防洪能力更强一样； 小电容滤高频干扰， 任何器件都可以等效成一个电阻、 电感、电容的串并联电路， 也就有了自谐振， 只有在这个自谐振频率上， 等效电阻最小， 所以滤波最好！
电容的等效模型为一电感Ｌ， 一电阻Ｒ和电容Ｃ的串联，
电感Ｌ为电容引线所至， 电阻Ｒ代表电容的有功功率损耗， 电容Ｃ。因而可等效为串联ＬＣ回路求其谐振频率， 串联谐振的条件为 WL=1/WC， W=2*PI*f， 从而得到此式子f = 1/(2pi* LC)。 ， 串联ＬＣ回路中心频率处电抗最小表现为纯电阻， 所以中心频率处起到滤波效果。 引线电感的大小因其粗细长短而不同， 接地电容的电感一般是１ＭＭ为 10nＨ左右， 取决于需要接地的频率。
采用电容滤波设计需要考虑参数：
ESR
ESL
耐压值
谐振频率
那么如何选取电源滤波电容呢？
电源滤波电容如何选取， 掌握其精髓与方法， 其实也不难
1)、 理论上理想的电容其阻抗随频率的增加而减少(1/jwc)， 但由于电容两端引脚的电感效应， 这时电容应该看成是一个 LC 串连谐振电路， 自谐振频率即器件的 FSR 参数， 这表示频率大于 FSR 值时，
电容变成了一个电感， 如果电容对地滤波， 当频率超出 FSR 后， 对干扰的抑制就大打折扣， 所以需要一个较小的电容并联对地.原因在于小电容， SFR 值大， 对高频信号提供了一个对地通路，
所以在电源滤波电路中我们常常这样理解： 大电容滤低频， 小电容滤高频， 根本的原因在于 SFR(自谐振频率)值不同， 想想为什么？ 如果从这个角度想， 也就可以理解为什么电源滤波中电容对地脚为
什么要尽可能靠近地了。
2)、 那么在实际的设计中， 我们常常会有疑问， 我怎么知道电容的 SFR 是多少？ 就算我知道 SFR 值，我如何选取不同 SFR 值的电容值呢？ 是选取一个电容还是两个电容？
电容的 SFR 值和电容值有关， 和电容的引脚电感有关， 所以相同容值的 0402， 0603， 或直插式电容的 SFR 值也不会相同， 当然获取 SFR 值的途径有两个： 1)器件 Data sheet， 如 22pf0402 电容的 SFR
值在 2G 左右， 2)通过网络分析仪直接量测其自谐振频率
知道了电容的 SFR 值后， 用软件仿真， 如 RFsim99， 选一个或两个电路在于你所供电电路的工作频带是否有足够的噪声抑制比.仿真完后， 那就是实际电路试验， 如调试手机接收灵敏度时， LNA 的电源
滤波是关键， 好的电源滤波往往可以改善几个 dB。电容的本质是通交流， 隔直流， 理论上说电源滤波用电容越大越好.但由于引线和 PCB 布线原因， 实际上电容是电感和电容的串联电路， (还有电容本身的电阻， 有时也不可忽略)这就引入了谐振频率的概念，在谐振频率以下电容呈容性， 谐振频率以上电容呈感性.因而一般大电容滤低频波， 小电容滤高频波。这也能解释为什么同样容值的 STM 封装的电容滤波频率比 DIP 封装更高.
至于到底用多大的电容， 这是一个参考电容谐振频率电容值 DIP (MHz) STM (MHz)
1.0μF 2.5 5
0.1μF 8 16
0.01μF 25 50
1000pF 80 160
100 pF 250 500
10 pF 800 1.6(GHz)
不过仅仅是参考而已， 老工程师说主要靠经验.更可靠的做法是将一大一小两个电容并联，一般要求相差两个数量级以上， 以获得更大的滤波频段。

滤波电容的选用原则
在电源设计中， 滤波电容的选取原则是： C≥2.5T/R
其中： C 为滤波电容， 单位为 UF;
T 为频率， 单位为 Hz
R 为负载电阻， 单位为Ω
当然， 这只是一般的选用原则， 在实际的应用中， 如条件(空间和成本)允许， 都选取 C≥5T/R。
3.滤波电容的大小的选取
PCB 制版电容选择
印制板中有接触器、 继电器、 按钮等元件时。 操作它们时均会产生较大火花放电， 必须采用 RC 吸收电路来吸收放电电流。 一般 R 取 1~2kΩ， C 取 2.2~4.7μF。
一般的 10PF 左右的电容用来滤除高频的干扰信号， 0.1UF 左右的用来滤除低频的纹波干扰， 还可以起到稳压的作用滤波电容具体选择什么容值要取决于你 PCB 上主要的工作频率和可能对系统造成影
响的谐波频率， 可以查一下相关厂商的电容资料或者参考厂商提供的资料库软件， 根据具体的需要选择。 至于个数就不一定了， 看你的具体需要了， 多加一两个也挺好的， 暂时没用的可以先不贴， 根据
实际的调试情况再选择容值。 如果你 PCB 上主要工作频率比较低的话， 加两个电容就可以了， 一个虑 除纹波， 一个虑除高频信号。 如果会出现比较大的瞬时电流， 建议再加一个比较大的钽电容。
其实滤波应该也包含两个方面， 也就是各位所说的大容值和小容值的， 就是去耦和旁路。 原理我就不说了， 实用点的， 一般数字电路去耦 0.1uF 即可， 用于 10M 以下； 20M 以上用 1 到 10 个 uF， 去除高
频噪声好些， 大概按 C=1/f 。 旁路一般就比较的小了， 一般根据谐振频率一般为 0.1 或 0.01uF。说到电容， 各种各样的叫法就会让人头晕目眩， 旁路电容， 去耦电容， 滤波电容等等， 其实无论如何
称呼， 它的原理都是一样的， 即利用对交流信号呈现低阻抗的特性， 这一点可以通过电容的等效阻抗公式看出来： Xcap=1/2лfC， 工作频率越高， 电容值越大则电容的阻抗越小。
在电路中， 如果电容起的主要作用是给交流信号提供低阻抗的通路， 就称为旁路电容； 如果主要是为了增加电源和地的交流耦合， 减少交流信号对电源的影响， 就可以称为去耦电容； 如果用于滤波电路
中， 那么又可以称为滤波电容； 除此以外， 对于直流电压， 电容器还可作为电路储能， 利用冲放电起到电池的作用。 而实际情况中， 往往电容的作用是多方面的， 我们大可不必花太多的心思考虑如何定
义。 本文里， 我们统一把这些应用于高速 PCB 设计中的电容都称为旁路电容。电容的本质是通交流， 隔直流， 理论上说电源滤波用电容越大越好。
但由于引线和 PCB 布线原因， 实际上电容是电感和电容的并联电路， （还有电容本身的电阻， 有时也不可忽略）
这就引入了谐振频率的概念： ω=1/(LC)1/2
在谐振频率以下电容呈容性， 谐振频率以上电容呈感性。
因而一般大电容滤低频波， 小电容滤高频波。
这也能解释为什么同样容值的 STM 封装的电容滤波频率比 DIP 封装更高。
至于到底用多大的电容， 这是一个参考。
电容谐振频率
电容值 DIP (MHz) STM (MHz)
1.0μF 2.5 5
0.1μF 8 16
0.01μF 25 50
1000pF 80 160
100 pF 250 500
10 pF 800 1.6(GHz)
不过仅仅是参考而已， 用老工程师的话说——主要靠经验。
更可靠的做法是将一大一小两个电容并联，
一般要求相差两个数量级以上， 以获得更大的滤波频段。
一般来讲， 大电容滤除低频波， 小电容滤除高频波。 电容值和你要滤除频率的平方成反比。
具体电容的选择可以用公式 C=4Pi*Pi /(R * f * f )
电源滤波电容如何选取， 掌握其精髓与方法， 其实也不难。