几天前写过FPGA採集LVDS视频(噪点去除)，当时的情况是CameraLink视频出现了非常多噪点，不堪入目，硬件方面没有找到毛病，仅仅能是用硬件描写叙述语言对採集前端的FPGA又一次进行了处理，效果上有所改善，实际上是自己在骗自己，硬件上有缺陷，视频数据源不准确的情况下，怎么处理都不太可能达到完美的效果。当时分析了四个可能性：
①DS90CR288解串芯片供电不足。
②差分线阻抗和100欧电阻不匹配(传输线短，可能性较小)。
③视频线不同步(做了等好处理，可能性小)
④TOP层走了视频数据线和时钟线，TTL信号对差分线上的电流造成了串扰？TTL离匹配电阻不够远？
最后实践证明，一个都没分析对。。。我的DM8168板上做了两个视频输入的接口，一个是CameraLink输入，一个是YPbPr视频输入。基本的核心器件就是Cyclone IV和TI 的TVP7002。为了节省布线的力气，我把这两个视频数据线都接到了DM8168的VIN0口，也就是视频线分了叉。要保证单个视频数据的纯净就必需要彻底的避免另外一个芯片管脚对视频线造成影响。做板的时候就给TVP7002的电源和Cyclone IV的电源分别做了拨码开关，来控制电源通断。測试YPbPr视频输入的时候把Cyclone
IV的电源断掉，能够採集显示到高清无噪点的视频。然后測试CamLink视频时候，将7002的电源引脚上的电源断掉(PIN26、41、53、66)，进行測试，发现视频有噪点，因此才有了FPGA採集LVDS视频(噪点去除)。今天測了測各个地方的电压參数，发现本该悬空的TVP7002引脚(PIN26、41、53、66)上面并非纯粹的悬空状态，因此果断将与TVP7002有关的电源(除了它的四个3.3V电源引脚)所有强制接地，再一上电启动系统，执行採集显示程序，发现之前的问题烟消云散了，好happy。做板的时候考虑不周，造成了恶果，还好被我硬生生的吞了下去，不然对不起导师，浪费了他的钱，不好毕业啊。