20145321《信息安全系统设计基础》第6周总结2

教材内容总结

要实现一个数字系统需要三个主要的组成部分：

 AND     &&
 OR      ||
 NOT     !
 逻辑门只对单个位的数进行操作，而不是整个字。

将逻辑门组合成一个网，构建计算块（组合电路）的限制

-执行字级计算的组合电路根据输入字的各个位，用逻辑门来计算输出字的每个位。

-所有字级的信号都声明为int，不指定字的大小。

-画字级电路时，中等粗度的线来表示携带字的每个位的线路，用虚线来表示布尔信号结果。

-多路复用函数用情况表达式来描述。

-选择表达式可以是任意的布尔表达式，可以有任意多的情况。

-组合逻辑电路可以设计成在字级数据上执行许多不同类型的操作。

-时序电路的两类存储器设备

-硬件和机器级编程中的寄存器有细微差别，分为称为“硬件寄存器”和“程序寄存器”。

-处理器还包括另外一个只读存储器，用来读指令。

-在大多数实际系统中，这两个存储器被合并为一个具有双端口的存储器：一个用来读指令，一个用来读或写数据。

六个基本阶段

取指：将程序计数器寄存器作为地址，指令存储器读取指令的字节。PC增加器计算valP，即增加了的程序计数器。
译码：寄存器文件有两个读端口A和B，从这两个端口同时读寄存器的值valA和valB。
执行：根据指令类型将算数/逻辑单元（ALU）用于不同的目的。条件码寄存器有三个条件码位，ALU负责计算条件码的新值，当执行跳转指令时会根据条件码和跳转类型来计算分支信号Cnd。
访存：数据存储器读出或写入一个存储器字。指令和数据存储器访问的是相同的存储器位置，但用于不同的目的。
写回：寄存器文件有两个写端口，E用来写ALU计算出来的值，M用来写从数据存储器中读出来的值。

 -时钟寄存器         程序计数器和条件码寄存器
 -随机访问存储器     寄存器文件、指令存储器和数据存储器

取指阶段：包括指令存储器单元。
S译码和写回阶段：都需要访问寄存器文件。寄存器文件有四个端口，它支持同时进行两个读和两个写；每个端口都一个地址连接和数据连接。
执行阶段：包括算术/逻辑单元（ALU）。这个单元根据alufun信号的设置，对输入aluA和aluB执行ADD,SUB,AND,XOR运算。ALU的输出就是valE信号。还包括条件码寄存器。每次运行时，ALU都会产生三个与条件码相关的信号——零，符号，溢出。用set_cc来控制是否应该更新条件码寄存器。
访存阶段：两个控制块产生存储器地址和存储器输入数据的值；另外两个块产生控制信号表明应该执行读操作还是写操作。当执行读操作时数据存储器产生值valM。
更新PC阶段：SEQ中最后一个阶段会产生程序计数器的新值，依据指令的类型和是否要选择分支，新的PC可能是valC、valM、valP。

构建YIS环境：

YIS测试:

课本第239页上的代码，打印出来：

分析asuml.yo：