20145315 《信息安全系统设计基础》第6周学习总结
教材学习内容总结：处理器体系结构
简介
一个处理器支持的指令和指令的字节级编码称为它的指令体系结构（ISA）
ISA在编译器编写者和处理器设计人员之间提供了一个概念抽象层，本章介绍一种硬件系统执行某种isa指令的方法。
Y86指令集结体系结构
Y86系统用虚拟地址来引用存储器位置。硬件和操作系统联合起来将虚拟地址翻译成物理地址。程序状态的最后一个部分是状态码state
Y86指令细节
- irmov rrmov mrmov rmmov
- 四个整数操作指令 addl subl andl xorl
- 七个跳转指令
- 六个条件传送指令
- call将返回指令入栈，跳转到目的地址；ret从这样的过程调用中返回
- pushl popl
- halt指令停止指令的执行
指令编码部分
- 第一个字节表示指令的类型，高4位是代码部分，低4位是功能部分。
- 寄存器指示符字节
- 4字节常数
- 采用小端法
逻辑设计和硬件控制语言HCL
-
逻辑1用1.0福特的高压电表示，而逻辑0用0.0左右的低电压表示。
-
HCL是一种描述硬件结构的语言
-
将很多的逻辑门组成一个网，就能构成计算块，称为组合电路。
- 多个门的输出不能连在一起
- 这个网必须是无环的
-
多路复用：用情况表达式来描述，顺序求值，第一个求值为一的数会被选中
-
存储器和时钟
- 时钟寄存器
- 随机访问存储器：处理机的虚拟存储器系统，寄存器文件。
-
寄存器输出会一直保持在当前的寄存器状态上，直到时钟信号上升。当时钟信号上升时，寄存器输入值会变成新的寄存器状态。
Y86的顺序实现（SEQ）顺序处理器
- 取指
- 译码
- 执行
- 访存
- 写回
- 更新pc
SEQ硬件结构
在SEQ处理器中，所有硬件单元的处理都在一个时钟周期内完成。
学习进度条
| 代码行数（新增/累积） | 博客量（新增/累积） | 学习时间（新增/累积） | 重要成长 | |
|---|---|---|---|---|
| 目标 | 5000行 | 30篇 | 400小时 | |
| 第一周 | 20/200 | 1/2 | 20/20 | |
| 第二周 | 30/200 | 2/4 | 18/38 | |
| 第三周 | 50/200 | 1/4 | 22/30 | |
| 第四周 | 0/200 | 0/0 | 0/30 | |
| 第五周 | 100/200 | 2/2 | 25/30 | |
| 第六周 | 100/200 | 2/2 | 25/30 |
参考资料
- 《信息安全系统设计基础》教学进程
- ...